Računarsko projektovanje dig. integrisanih kola

Specifikacija predmeta

 

Oznaka predmeta: 06.EM407
Broj ESPB: 4
Broj časova aktivne nastave nedeljno: 2+1+1

 

Nastavnik:

 

Asistenti:

dr Mirjana Damnjanović, vanredni profesor  
dr Predrag Teodorović, asistent
   

     
Konsultacije:   Konsultacije:
utorak: 13:00-14:00   utorak: 13:00-14:00
petak: 12:00-13:00   četvrtak: 13:00-14:00

Prema novom nastavnom planu usklađenom po Bolonjskoj deklaraciji nastava iz predmeta Računarsko projektovanje digitalnih integrisanih kola odvija se u toku VI semestra na usmerenju za Mikroelektroniku.

 

 

 

Način polaganja ispita

Završna ocena se formira na osnovu pokazanih rezultata u savladavanju teorijskog dela predmeta i rešavanja zadataka pomoću računara. Ispit se može položiti preko 2 kolokvijuma. Prvi kolokvijum obično se održava posle šeste nedelje nastave, a drugi nakon završetka nastave u tekućem semestru. Oba kolokvijuma se sastoje od 5-7 teorijskih pitanja i zadatka.

Deo gradiva koji čini logičku celinu može se polagati u vidu 2 kolokvijuma (koji nose po 40 % ukupne ocene). Odrađene računarske vežbe i kratka provera stečenih znanja na njima nose do 10% ukupne ocene, a nakon računarskih vežbi studenti će imati jedan mali projekat (rad) koji takođe nosi do 10% ukupne ocene. Projekat je obavezan.

Ukoliko se kolokvijumi ne polože, ispit se može polagati u svakom terminu ispita koji je naznačen na zvaničnom rasporedu ispita na oglasnoj tabli. Ispit se sastoji od 7-9 teorijskih pitanja i 3 zadatka. Ispit se radi 3 sata.

 

Materijal za polaganje ispita

Sadržaj predmeta Računarsko projektovanje digitalnih integrisanih kola pokrivaju sledeće knjige:

 

 

 

  1. Jan M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolic:  “Digital Integrated Circuits, 2nd ed.,”Prentice Hall, 2003. 
  2. Vladan Desnica, ,,Projektovanje elektronskih kola pomoću računara“, Univerzitetski udžbenik, broj knjige 185, Fakultet tehničkih nauka, 2007.
  3. Antonio J. Lopez Martin, “Tutorial Cadence design environment“, New Mexico State University, October 2002.
  4. Vasa Radonić, ,,Projektovanje elektronski kola u Cadence radnom okruženju kroz primere", Univerzitet u Novom Sadu, 2006.
  5. A tutorial guide for using CDS tools for IC design, "Bottom up IC design flow using CDS tools", San JoseStateUniversity.

 

Laboratorijske vežbe

  1. Cadence (upoznavanje sa osnovnim softverskim alatima)
  2. Layout Design
  3. VirtuosoXL (alat za automatsko generisanje layout-a)
  4. Smanjenje propagacije logickih kola
  5. Složena digitalna kola (dizajn i verifikacija)
  6. Zadatak VHDL i rešenje zadatka
  7. RTL Compiler alat za sintezu i rtl.tcl skripta
  8. FirstEncounter P&R alat i gemma.tcl skripta

 Dodatak: Design rules za tehnologiju AMS

Pravila polaganja

 

 

Filter     Redosled     Prikaži # 
Naslov elementa
OBAVEŠTENJE - Prvi Kolokvijum  (28. Dec 2012)
Kolokvijum 1 - Grupa 2  (29. Dec 2011)
Rezultati kolokvijuma 02.03.2010.  (03. Mar 2010)
Obaveštenje u vezi kolokvijuma  (01. Mar 2010)
Cadence AMS Tutorial  (15. Oct 2009)
 
<< Početak < Prethodna 1 Sledeća > Kraj >>
Rezultati 1 - 5 of 5