Digitalni sistemi otporni na otkaz

Specifikacija predmeta

Oznaka predmeta: EM504
Broj ESPB: 6
Broj časova aktivne nastave nedeljno: 3+2

 

 

Nastavnik:   Asistent:
dr Rastislav Struharik, vanredni profesor  

msc Damjan Rakanović, asistent

     

 

 

Prema novom nastavnom planu usklađenom po Bolonjskoj deklaraciji nastava iz ovog predmeta odvija se u toku IX semestra na smeru za Mikroračunarsku elektroniku, usmerenje Mikroprocesorski sistemi i algoritmi.

 

Ishodi obrazovanja

Namera ovog kursa je da studente uvede u oblast savremenih metodologija za analizu i projektovanje digitalnih sistema otpornih na otkaz.

Ishodi obrazovanja:

- sposobnost modelovanja i simulacije grešaka u digitalnim sistemima

- sposobnost generisanja test vektora za potrebe testiranja digitalnih sistema

- sposobnost projektovanja sistema za olakšano testiranje

- sposobnost projektovanja sistema sa mogućnošću tolerancije grešaka

 

Način polaganja ispita

Ocena se formira na osnovu kolokvijuma na kojima se ispituje znanje u vezi predavanja (50%), na osnovu laboratorijskih kolokvijuma i drugih aktivnosti na laboratorijskim vežbama (50%).

U toku semestra predviđeno je održavanje dva teorijska i dva laboratorijska kolokvijuma.

Pohađanje predavanja i vežbi je obavezno. Na vežbama je dozvoljeno imati do 2 izostanka u suprotnom predmet se pohađa ponovo naredne godine jer nadoknade ne postoje.

 

Obaveštenja

            Rezultati ispita održanog u drugom septembarskom ispitnom roku (01.09.2017.).

 

Materijal za polaganje ispita

 

Spisak ispitnih pitanja



Predavanja: 

Predavanje 1: Uvod u sisteme otporne na otkaz

        Beleške sa predavanja.
 

Predavanje 2: Tehnike za evaluaciju pouzdanosti sistema                   

        Beleške sa predavanja.


Predavanje 3: Modeli kvarova i generisanje testova za njihovu detekciju u digitalnim kolima

        Beleške sa predavanja.


Predavanje 4: Tehnike za postizanje hardverske otpornosti na otkaz 1

        Beleške sa predavanja.


Predavanje 5: Tehnike za postizanje hardverske otpornosti na otkaz 2

        Beleške sa predavanja.


Predavanje 6: Tehnike za postizanje informacione otpornosti na otkaz 1

        Beleške sa predavanja.


Predavanje 7: Tehnike za postizanje informacione otpornosti na otkaz 2

        Beleške sa predavanja.


Predavanje 8: Tehnike za postizanje informacione otpornosti na otkaz 3

        Beleške sa predavanja.


Predavanje 9: Tehnike za postizanje vremenske i algoritamske otpornosti na otkaz

        Beleške sa predavanja.


Predavanje 10:Tehnike za postizanje softverske otpornosti na otkaz

        Beleške sa predavanja.


Predavanje 11: 

        Beleške sa predavanja.


Predavanje 12:

        Beleške sa predavanja.


Predavanje 13: 

        Beleške sa predavanja.


Predavanje 14: 

        Beleške sa predavanja.


Vežbe:

Vežba 1: Modelovanje i detekcija kvarova u kombinacionim mrežama pomoću VHDL-a 1

        Materijal za izvođenje vežbe.

Vežba 2: Modelovanje i detekcija kvarova u kombinacionim mrežama pomoću VHDL-a 2

        Materijal za izvođenje vežbe.

Vežba 3: "Design for Test" tehnike za detekciju kvarova u sekvencijalnim mrežama

        Materijal za izvođenje vežbe.

Vežba 4:

        Materijal za izvođenje vežbe.

Vežba 5:

        Materijal za izvođenje vežbe.

Vežba 6: 

        Materijal za izvođenje vežbe.

Vežba 7: 

        Materijal za izvođenje vežbe.

Vežba 8: 

        Materijal za izvođenje vežbe.

Vežba 9: 

        Materijal za izvođenje vežbe.

Vežba 10: 

        Materijal za izvođenje vežbe.

Vežba 11:

        Materijal za izvođenje vežbe.

Vežba 12: 

        Materijal za izvođenje vežbe.

Vežba 13: 

        Materijal za izvođenje vežbe.

 
 

Projekti: 

Projekat 1: FIR filtar otporan na greške baziran na "self-purging" tehnici

Projekat 2: FIR filtar otporan na greške baziran na tehnici N-modularne redundanse sa rezervama

Projekat 3: FIR filtar otporan na greške baziran na tehnici N-modularne redundanse

 

Dodatna literatura:

1. Israel Koren, Mani Krishna, "Fault Tolerant Systems", Morgan Kaufmann, 2007.

2. Laung-Terng Wang, Yao-Wen Chang, Kwang-Ting (Tim) Cheng, "Electronic Design Automation: Synthesis, Verification, and Test", Morgan Kaufmann, 2009.

3. Laura L. Pullum, "Software Fault Tolerance Techniques and Implementation", Artech Hause, 2001.

4. N. K. Jha, S. Gupta, "Testing of Digital Systems", Cambridge University Press, 2003.