Projektovanje elektr. uredjaja na sistemskom nivou

Specifikacija predmeta

 

Oznaka predmeta: EM458
Broj ESPB: 6
Broj časova aktivne nastave nedeljno: 3+3

 

 

 

Predavanja:   Vežbe:

dr Vuk Vranjković

  dr Vuk Vranjković

 


Materijal za polaganje ispita

Teorija

1. Zynq

2. Model

3. Evolution

4. Enablers

5. Flow

6. Specification

7. Pre-partitioning Analysis

8. Partitioning

9. Post-partitioning Analysis

Literatura:

1. Grant Martin, Brian Bailey, Andrew Piziali, "ESL Design and Verification: A Prescription for Electronic System Level Methodology (Systems on Silicon)"

2. David C, "SystemC: From Ground up"

3. Louise Crockett, Ross Elliot, Martin Enderwitz, Robert Stewart, "The Zynq Book"

 

Spisak ispitnih pitanja

 

Vežbe

Vežba 1: Kompajliranje, tipovi podataka i vreme - Izvorni kod

Vežba 2: Moduli - Izvorni kod

Vežba 3: Događaji - Izvorni kod

Vežba 4: Procesi - Izvorni kod

Vežba 5: Primitivni kanali - Izvorni kod

Vežba 6: Komunikacija - Izvorni kod

Vežba 7: Sinteza - Izvorni kod

Vežba 8: Hijerarhijski kanali - Izvorni kod

Vežba 9: Simulacija mešovitih modela - Izvorni kod

Vežba 10: Standard TLM 2.0-LT modeli - Izvorni kod

Vežba 11: Standard TLM 2.0-AT modeli - Izvorni kod

Vežba 12: Virtuelne platforme - Izvorni kod

Vežba 13: Implementacija hardvera - Vivado IP Integrator

Vežba 14: Implementacija softvera - Xilinx SDK - Izvorni kod

Git - vrlo kratko uputstvo za koriscenje

Zedboard User Manual