

```
entity test_shift is
  generic ( width : integer := 17 );
  port ( clk : in std_ulogic;
        reset : in std_ulogic;
        load : in std_ulogic;
        en : in std_ulogic;
        outp : out std_ulogic );
end test_shift;
```

Mikroprocesorska elektronika

Predavanje X

```
shifter : process ( reset )
begin
  if ( reset = '0' ) then
    shift_reg <= (others => '0');
  elsif rising_edge ( clk ) then
    if ( load = '1' ) then
      shift_reg <= unsigned ( inp );
    elsif ( en = '1' ) then
```

Sadržaj predavanja

- Osnove serijskih komunikacionih sistema
- Vrste serijskih komunikacionih kanala
- Asinhrona serijska komunikacija

```
shift_reg <= unsigned(inp);  
elsif (en = '1') then
```

```
entity test_shift is
  generic ( width : integer := 17 );
  port ( clk : in std_ulogic;
        reset : in std_ulogic;
        load : in std_ulogic;
        en : in std_ulogic;
        outp : out std_ulogic );
end test_shift;
```

Osnove serijskih komunikacionih sistema


```
shifter : process ( reset )
begin
  if ( reset = '0' ) then
    shift_reg <= (others => '0');
  elsif rising_edge ( clk ) then
    if ( load = '1' ) then
      shift_reg <= unsigned ( inp );
    elsif ( en = '1' ) then
```

Osnove serijskih komunikacionih sistema I


- **Serijski komunikacioni kanali** su danas bez sumnje najzastupljeniji vid komunikacije koja se koristi unutar digitalnih sistema
- Različiti oblici serijskih komunikacionih formata i protokola koriste se u aplikacijama počevši od **kratkih komunikacionih linkova** koji povezuju module unutar istog ili odvojenih integrisanih kola, pa sve do komunikacionih linkova koji obezbeđuju vezu sa svemirskim sondama koje putuju na udaljene planete
- Praktično **svi oblici komunikacije** koji se danas koriste u potrošačkoj elektronici baziraju na **serijskoj komunikaciji**
- Neki od najpoznatijih serijskih komunikacionih protokola korišćenih danas su:
 - RS-232, USB (Universal Serial Bus), Bluetooth, FireWire
 - Ethernet, WiFi
 - I²C, SPI
 - PCIe
 - SATA
 - ...

Osnove serijskih komunikacionih sistema II

- **Paralelni komunikacioni kanal**, prilikom prenosa n -bitnog podatka, koristi n **simultanih signalnih linija**, jednu za **svaki bit** podatka koji se prenosi
- Serijski komunikacioni kanal, prilikom prenosa n -bitnog podatka, koristi samo JEDNU signalnu liniju, pri čemu se n bita podatka prenosi **sekvencijalno**, jedan za drugim
- Svaki bit koji se prenosi serijski zahteva unapred definisanu količinu vremena, t_{bit} , tako da je za prenos n -bitnog podatka potrebno ukupno $n \cdot t_{bit}$ sekundi
- Na slici desno prikazan je prenos jednog 8-bitnog podatka (0xA5) preko paralelnog, a), i serijskog, b), kanala



(a)



(b)

Osnove serijskih komunikacionih sistema III


- **Brzina prenosa podataka** preko serijskog kanala određena je količinom vremena potrebnog za prenos **jednog bita** informacije (t_{bit})
- U praksi se koriste dve metrike za iskazivanje brzine prenosa podataka preko serijskih kanala:
 - Bitska brzina (**bit rate**)
 - Simbolska brzina (**baud rate**)
- **Bitska brzina** (**bps**) pokazuje koliko je bita moguće preneti tokom jedne sekunde preko serijskog kanala
- Na primer, serijski kanal sa bitskim vremenom $t_{bit} = 10 \text{ ns}$ ima bitsku brzinu od 100 Mbit-a u sekundi, ili 100 Mbps, 100 Mbit/s

Osnove serijskih komunikacionih sistema IV

- **Simbolska brzina (baud rate)**, odnosi se na broj karaktera (simbola) koji se mogu preneti preko serijskog kanala tokom jedne sekunde
- Ukoliko je svaki simbol predstavljen pomoću jednog bita, simbolska i bitska brzina su jednake
- Ukoliko se koriste složenije modulacione tehnike, moguće je kodirati veći broj bita za svaku promenu signala na serijskom kanalu
- Na primer, ukoliko se koristi **fazna modulacija** (*Phase-Shift Keying*, **PSK**), moguće je kodirati dva ili više bita u svaku promenu faze signala koji putuje preko serijskog komunikacionog linka
- U ovom slučaju bitska brzina će biti veća od simbolske brzine

```
shift_reg <= unsigned(tmp)
else if (en == 1) then
```

PSK-Phase Shift Keying




McGraw-Hill

©The McGraw-Hill Companies, Inc., 2004

```
shift_reg <= unsigned(inp);  
elsif (en = '1') then
```


Osnove serijskih komunikacionih sistema V

- Komunikacioni kanali mogu biti realizovani na razne načine
- **Ožičeni kanali** mogu da koriste (single-ended) ili diferencijalne veze (žice) za prenos podataka
- U slučaju **single-ended veze**, kanal se sastoji iz jednog fizičkog voda (žice) i referentne linije (ground)
- U slučaju **n-bitnog paralelnog single-ended** kanala bilo bi potrebno ukupno $n+1$ žica za ostvarivanje veze: po jedna žica za svaki bit plus referentna linija mase
- U slučaju **n-bitnog serijskog single-ended** kanala dovoljne bi bile samo dve žice: jedna signalna i jedna referentna



Osnove serijskih komunikacionih sistema VI

- U slučaju diferencijalne veze, informacija koja se prenosi kodirana je kao naponska razlika između dve fizičke žice
- Ova vrsta veze je otpornija na uticaj smetnji, jer se uticaj **aditivnih smetnji** medjusobno poništava prilikom prenosa podataka preko diferencijalne veze
- **Paralelni diferencijalni n -bitni** kanal zahtevao bi $2n+1$ žica za ostvarivanje veze: po dve žice za svaki bit, plus jedna žica za prenos referentnog napona (mase)
- U slučaju **serijskog diferencijalnog kanala** bile bi potrebne samo 3 žice: dve za prenos informacija i jedna za prenos referentnog napona

```
shift_reg <= unsigned(inp);  
elsif (en = '1') then
```

Osnove serijskih komunikacionih sistema VIII

- Bežični kanali koriste bežične načine komunikacije za prenos podataka bazirane na različitim fizičkim fenomenima:
 - **Optičke**, u slučaju infracrvenih ili laserskih primopredajnika
 - **Akustičke**, u slučaju podvodnih komunikacija
 - **Elektromagnetne**, u slučaju radio komunikacija kao što je WiFi
- U bilo kom od ovih slučajeva nema potrebe za zajedničkom referencom, ali bi u slučaju paralelnog prenosa i dalje bilo potrebno **n bežičnih linkova**, dok bi u slučaju serijskog prenosa bio dovoljan samo jedan ovakav link
- Na osnovu prethodne analize može se naslutiti glavna prednost serijskih kanala u odnosu na paralelne: **njihova cena**
- Mnogo je jeftinije i jednostavnije imati samo **jedan serijski link** za prenos podataka nego **n paralelnih**, sinhronizovanih linkova u slučaju paralelnog prenosa

Osnove serijskih komunikacionih sistema IX

- Ukoliko pretpostavimo **jednaka bitska vremena** unutar serijskog i paralelnog kanala, **paralelna komunikacija bila bi n puta brža** od serijske
- Ovo je uvek tačno, međutim kako rastojanje na kojem se vrši komunikacija i brzina kojom se prenose podaci rastu, **talasni efekti** na komunikacionim vodovima, preslušavanje i uticaj šuma počinju da uzimaju sve veći danak u slučaju paralelnih komunikacionih kanala, ograničavajući njihovu praktičnu primenu
- Ovo je bio jedan od najvažnijih razloga za **masovno korišćenje serijskih komunikacionih kanala** u savremenim elektronskim uređajima i sistemima

```
shift_reg <= unsigned(inp);  
elsif(en = '1') then
```


```
entity test_shift is
  generic ( width : integer := 17 );
  port ( clk : in std_ulogic;
        reset : in std_ulogic;
        load : in std_ulogic;
        en : in std_ulogic;
        outp : out std_ulogic );
end test_shift;
```

Vrste serijskih komunikacionih kanala

```
shifter : process ( reset )
begin
  if ( reset = '0' ) then
    shift_reg <= (others => '0');
  elsif rising_edge ( clk ) then
    if ( load = '1' ) then
      shift_reg <= unsigned ( inp );
    elsif ( en = '1' ) then
```

Vrste serijskih komunikacionih kanala I

- Na osnovu mogućnosti prenosa podataka između predajnika i prijemnika, serijski kanali dele se u sledeće grupe:
 - Unidirekcion (simplex)
 - Half-dupleks
 - Bidirekcion (full-duplex)
- Simplex** serijski kanal prenosi podatke samo **u jednom smeru** koristeći odgovarajući komunikacioni link. Na jednom kraju nalazi se predajnik, dok se na drugom kraju nalazi prijemnik.
- Simplex kanali **nemaju način za potvrdu** i verifikaciju ispravnog prijema podataka od strane prijemnika
- Primeri simplex kanala su radio i TV predajni sistemi, izlazne periferije poput štampača ili displeja, ulazne periferije poput tastera i tastatura




Vrste serijskih komunikacionih kanala II

- **Half-duplex serijski kanali** koriste **jedan komunikacioni link**, ali se preko njega podaci mogu prenositi u **oba smeru** pri čemu se u svakom trenutku podaci mogu prenositi samo u jednom smeru
- Kod half-duplex sistema na oba kraja nalaze se **serijski primopredajnici** (serial transceiver), koji imaju mogućnost slanja i prijema podataka
- Svaki put kada je potrebno promeniti smer prenosa, primopredajnici na oba kraja menjaju modove rada
- Ova promena zahteva postojanje odgovarajućih pravila kako bi se izbegla situacija da na oba kraja primopredajnici pokušavaju da pošalju podatke
- Ovaj skup pravila koji određuje ponašanje primopredajnika na oba kraja kanala i način na koji oni organizuju i interpretiraju podatke koji putuju kanalom naziva se **komunikacioni protokol**



Vrste serijskih komunikacionih kanala III

- **Full-duplex serijski kanali** koriste **dva posebna komunikaciona linka**, jedan za prenos a drugi za prijem podataka, omogućavajući **istovremeni prenos podataka u oba smera**
- Uređaji na krajevima kanala imaju mogućnost istovremenog prijema i predaje podataka, ne zahtevajući nikakvu promenu u režimu rada, na taj način omogućavajući **neprekidni bidirekcionni prenos podataka**
- **Većina savremenih serijskih komunikacionih kanala** koji se koriste u embeded sistemima koriste full-duplex kanale



Vrste serijskih komunikacionih kanala IV

- **Komunikacioni linkovi** koji se koriste u simplex, half-duplex i full-duplex serijskim komunikacionim kanalima mogu biti **žični** ili **bežični**
- U slučaju žičnih linkova, obe strane kanala moraju koristiti isti referentni napon, te je stoga potrebna dodatna linija (žica) između dva kraja kanala
- U slučaju bežičnih kanala nema potrebe za ovom referentnom linijom
- Komunikacioni kanali prikazani na prethodnim slajdovima predstavljaju takozvane *point-to-point* topologije, kod kojih kroz **jedan kanal** komuniciraju tačno **dva uređaja**
- Postoje i složenije topologije koje dozvoljavaju postojanje **većeg broja uređaja** koji međusobno komuniciraju koristeći jedan, **zajednički kanal**. Ovakve topologije poznate su pod imenom **multi-point** ili **multi-drop** topologije.

Sinhronizacija unutar serijskih kanala I

- Svi serijski komunikacioni kanali zahtevaju postojanje stabilnog izvora referentnog **sinhronizacionog signala (clock)** na osnovu kojega se mogu odrediti **brzine predaje i prijema podataka** i izvršiti unutrašnja sinhronizacija prijemnika i predajnika
- U zavisnosti od načina na koji se obezbeđuje klok signal, kanal može biti:
 - Asinhroni
 - Sinhroni
- **Asinhroni kanali** koriste **nezavisne generatore sinhronizacionog signala** na prijemnoj i predajnoj strani
- **Sinhroni kanala** distribuiraju jedan, **zajednički sinhronizacioni signal**, zajedno sa podacima koji se prenose. Ovaj zajednički sinhronizacioni signal generiše se na jednom mestu, najčešće na predajnoj strani.

```
shift_reg <= unsigned(inp)
else if (en = 1) then
```

Sinhronizacija unutar serijskih kanala II

- I asinhroni i sinhroni serijski komunikacioni protokoli dele poruke koje prenose preko kanala na osnovne komponente koji se nazivaju **paketi podataka** ili **datagrami**
- Svaki paket sastoji se iz tri dela:
 - zaglavlja (header)
 - tela (body)
 - repa (footer)
- Header i footer započinju, odnosno završavaju, svaki paket i sadrže **sinhronizaciona informaciona polja** koja su dodata od strane **komunikacionog protokola** kako bi se obezbedio **pouzdan** prenos podataka kroz komunikacioni kanal

```
shift_reg <= unsigned(inp);  
elsif (en = '1') then
```

Sinhronizacija unutar serijskih kanala III

- **Header paketa** sadrži:
 - Polje koje označava **početak paketa**
 - Opciona polja koja sadrže **adresne informacije** neophodne u slučaju postojanja većeg broja potencijalnih prijemnika (multi-point topologija)
 - Opciona polja koja sadrže informaciju o **dužini** i tipu **paketa**
- **Footer paketa** sadrži:
 - Polje koje označava kraj paketa
 - Opciono polje koje sadrži informacije na osnovu kojih se može proveriti **ispravnost primljenog paketa** (frame/packet check sequence)
- Header i footer delovi paketa razlikuju se po dužini i formatu u slučaju asinhronih i sinhronih kanala kao i od komunikacionog protokola koji se koristi

```
shift_reg <= unsigned(tmp);  
elsif (en = '1') then
```


```
entity test_shift is
  generic ( width : integer := 17 );
  port ( clk : in std_ulogic;
        reset : in std_ulogic;
        load : in std_ulogic;
        en : in std_ulogic;
        outp : out std_ulogic );
end test_shift;
```

Asinhrona serijska komunikacija

```
shifter : process ( reset )
begin
  if ( reset = '0' ) then
    shift_reg <= (others => '0');
  elsif rising_edge ( clk ) then
    if ( load = '1' ) then
      shift_reg <= unsigned ( inp );
    elsif ( en = '1' ) then
```

Asinhrona serijska komunikacija


- U asinhronim komunikacionim kanalima, na svakom kraju kanala postoji **nezavisni izvor sinhronizacionog signala**
- Da bi se obezbedila pouzdana komunikacija, uređaji na oba kraja kanala konfigurisani su na takav način da generišu podatke **istom brzinom** i koriste **isti protokol** za razmenu paketa
- Slika ispod prikazuje topologiju **asinhronog, full-duplex serijskog kanala** sa jasno vidljivim nezavisnim izvorima sinhronizacionog signala



```
shift_reg <= unsigned(tmp);  
elsif (en = 1) then
```

Format asinhronog paketa podataka I

- Asinhroni paketi podataka imaju vrlo jednostavnu strukturu
- Njihov **header** sadrži samo jedan bit, koji se zove **start bit**. Vrednost start bita jednaka logičkoj nuli (“space” simbolu) označava početak paketa.
- Telo paketa** sadrži karakter, kodovan pomoću 5 do 8 bita organizovanih od bita najmanje značajnosti (LSB) do bita najveće značajnosti (MSB)
- Footer** sadrži opcioni **bit parnosti**, koji omogućava detekciju 1-bitnih grešaka koje su se javile prilikom prenosa kao i **jedan ili više stop** bita koji označavaju kraj paketa. Vrednost stop bita jednaka logičkoj jedinici (“mark” simbolu) označava kraj paketa.



Format asinhronog paketa podataka II

- Kada je **asinhroni kanal u neaktivnom stanju** (*idle state*, nema prenosa podataka) nalazi se u stanju **logičke jedinice**
- Start bit ukazuje na tranziciju kanala iz **neaktivnog** u **aktivno** stanje
- Validni start bit treba da ima trajanje od **jednog bitskog vremena, t_{bit}**
- Kada prijemnik detektuje tranziciju sa logičke jedinice na logičku nulu, dok se nalazi u neaktivnom stanju, on je shvata kao početak **novog paketa podataka**
- Da bi **potvrdio** činjenicu da je u toku prijem start bita, prijemnik obično proverava vrednost asinhrone komunikacione linije još jednom, nakon **$t_{bit}/2$** vremena na **sredini bitskog vremena**, i ukoliko je vrednost linije i dalje na logičkoj nuli to je potvrda da je u toku prijem start bita

```
shift_reg <= unsigned(tmp);  
else if (en == 1) then
```



Format asinhronog paketa podataka III

- Nakon izvršene validacije start bita, prijemnik očitava (sample) asinhronu liniju u **regularnim vremenskim intervalima** dužine t_{bit} sekundi, kako bi preuzeo preostale bitove tekućeg paketa
- Na **predajnoj strani**, brzina slanja individualnih bitova paketa određena je na osnovu **lokalnog izvora sinhronizacionog signala**
- Na prijemnoj strani **lokalni sinhronizacioni signal prijemnika** određuje brzinu prijema podataka
- Iako su predajni i prijemni izvori sinhronizacionog signala međusobno nezavisni, obe strane moraju da se “dogovore” o korišćenju iste **brzine slanja/prijema podataka**
- Uređaji na oba kraja linka obično koriste **delitelje učestanosti** kako bi generisali potrebno bitsko vreme na osnovu njihovih lokalnih izvora sinhronizacionog signala

```
shift_reg <= unsigned(tmp)
else if en = 1 then
```

Format asinhronog paketa podataka IV

- Usled **drifta** koji se obično javlja kada se koriste nezavisni izvori sinhronizacionog signala, dužina asinhronog paketa se mora držati **malom**, a start bit je neophodan da bi se izvršila **resinhronizacija** predajnika i prijemnika
- Takođe, da bi se obezbedila **pouzdana detekcija** vrednosti individualnih bitova, asinhrona linija se obično očitava (sempluje) sa učestanošću koja je k puta (16, 32, 64) veća od bitske brzine koja se koristi



```
shift_reg <= unsigned(tmp);  
elsif (en = '1') then
```


Detekcija grešaka prilikom asinhronog prenosa I

- **Detekcija grešaka** prilikom asinhronog prenosa podataka ostvaruje se pomoću **bita parnosti**, koji je opcioni deo footer dela paketa
- Bit parnosti predstavlja elementarni mehanizam detekcije grešaka pomoću kojega je moguće detektovati **1-bitne greške** koje se mogu javiti prilikom prenosa podataka
- Bit parnosti predstavlja indikaciju parnog (**even parity**) ili neparnog (**odd parity**) broja logičkih jedinica u tekućem karakteru, plus bit parnosti, koji se prenosi
- U slučaju **even parity** varijante, bit parnosti se postavlja na nulu ili jedinicu kako bi ukupan broj jedinica u karakteru koji se prenosi i bitu parnosti bio **paran**
- U slučaju **odd parity** varijante, bit parnosti se postavlja na potrebnu vrednost koja će obezbediti da broj jedinica u karakteru zajedno sa bitom parnosti bude **neparan**

```
shift_reg <= unsigned(tmp);  
else if (en == 1) then
```

Detekcija grešaka prilikom asinhronog prenosa II

- **Predajnik**, prilikom slanja tekućeg karaktera **računa** i potrebnu vrednost bita parnosti, u zavisnosti od odabrane **varijante (even ili odd)** koju šalje u okviru footer dela paketa
- Prijemnik ponavlja istu operaciju prilikom prijema karaktera
- Ukoliko se izračunata vrednost bita parnosti na prijemnoj strani ne poklapa sa vrednošću koja je bila poslata, došlo je do pojave 1-bitne greške
- **Logičke mreže** za računanje bita parnosti su vrlo jednostavne i sastoje se iz odgovarajućeg **broja XOR logičkih kapija**, kao što je prikazano na slici desno



Generisanje paketa I

- Start bit, bit parnosti i stop bit automatski se **dodaju od strane modula za serijsku komunikaciju na predajnoj strani**
- Na prijemnoj strani ovi bitovi se takođe **automatski odstranjuju**, pri čemu se vrši detekcija potencijalnih grešaka nastalih prilikom prenosa ukoliko se koristi bit parnosti
- Korisnički softver ne mora da brine o ovim detaljima, jedino treba da obezbedi karakter koji je potrebno poslati preko asinhronog serijskog linka ili obradi primljeni karakter
- U slučaju detekcije greške, korisnički softver će odrediti eventualne neophodne korake za oporavak od greške
- Modul za asinhronu serijsku komunikaciju poznat je pod nazivom **UART (Universal Asynchronous Receiver and Transmitter)**

```
shift_reg <= unsigned(tmp);  
else if (en == 1) then
```


Generisanje paketa II

- Da bi se obezbedila komunikacija između **dva uređaja** pomoću asinhronog serijskog komunikacionog kanala oba uređaja moraju programirati njihove **UART module** na sledeći način:
 - Da koriste **istu bitsku brzinu**
 - Da koriste **isti broj bita prilikom prenosa karaktera**
 - Da li će koristiti detekciju grešaka prilikom prenosa, i ako hoće, koji tip detekcije će biti korišćen (**even parity** ili **odd parity**)
 - Koliki **broj stop bita** će biti korišćen za označavanje kraja tekućeg paketa

```
shift_reg <= unsigned(inp);  
elsif (en = '1') then
```


Struktura standardnog UART modula I

- UART kombinuje funkcionalnost **predajnika i prijemnika** unutar jednog modula sa ciljem obezbeđivanja serijskog interfejsa **sa full-duplex mogućnošću**
- Unutrašnje komponente UART-a centrirane su okolo dva **pomeračka registra**:
 - **PISO** (Parallel-Input Serial-Output) registra unutar predajnika
 - **SIPO** (Serial-Input Parallel-Output) registra unutar prijemnika
- Da bi inicirao prenos, CPU upisuje podatak (karakter) koji je potrebno preneti u **Data-out bafer**
- Svaki karakter, jedan po jedan, se zatim okružuje sa odgovarajućim header i footer poljima, što je funkcija koju realizuje upravljački automat (**Control FSM**) i upisuje u PISO registar




Struktura standardnog UART modula II

- U ovom trenutku upravljački automat takođe računa i vrednost bita parnosti (ukoliko se on koristi)
- Sadržaj PISO registra** se zatim šalje preko serijskog linka brzinom koju određuje baud-rate generator predajnika (**TxBaud**)
- Kada se svi karakteri iz Data-out bafera pošalju, UART podiže **TxReady** zastavicu, označavajući da je spreman za prijem novih karaktera koje je potrebno poslati preko serijskog linka
- Upis u Data-out bafer automatski briše TxReady zastavicu
- Jednostavni UART moduli imaju Data-out bafer u koji se može smestiti samo jedan karakter, dok je kod složenijih UART-a ovaj bafer veći i dostiže veličine i od nekoliko kilobajta




Struktura standardnog UART modula III

- Prilikom prijema, validni start bit **resetuje SIPO** registar i započinje upis bitova koji se primaju preko serijskog linka u SIPO registar
- Kada su svi bitovi smešteni u SIPO registar, **upravljački automat** uklanja start i stop bitove, izvodi proveru parnosti (ukoliko je neophodna) i uklanja bit parnosti, postavlja primljeni karakter u Data-in bafer i podiže **RxReady zastavicu**
- Kada detektuje da je RxReady zastavica aktivirana, CPU čita primljeni karakter iz Data-in bafera
- Čitanje Data-in bafera obično briše RxReady zastavicu
- U slučaju da su detektovane greške parnosti ili je paket nepravilno formiran, UART signalizira novonastalu situaciju podizanjem odgovarajućih zastavica unutar **Status registra**



Struktura standardnog UART modula IV

- Ukoliko se prilikom prijema Data-in bafer **puni brže** nego što CPU iz njega čita karaktere, može doći do **gubitka** nekih od **karaktera** koji su bili poslati
- Ovakva situacija poznata je pod nazivom **“overrun error”**
- Da bi se izbegla ova situacija u praksi se koriste Data-in baferi koji imaju mogućnost prihvatanja **većeg broja karaktera**, na taj način oslobađajući CPU od potrebe za brzom reakcijom nakon indikacije prijema podataka
- PISO i SIPO registri rade na učestanosti **predajnog i prijemnog takta** koji određuju i brzine predaje i prijema podataka
- Svi indikatori koji označavaju trenutni status predajnika, prijemnika i eventualno postojanje grešaka dostupni su preko odgovarajućih statusnih registara




Interfejs standardnog UART modula

- Interfejs UART modula sastoji se iz tri celine:
- **CPU interfejsa** – koji omogućava povezivanje UART modula sa procesorom preko njegove **adresne, kontrolne i magistrale podataka**
- **Klok interfejsa** – koji obezbeđuje **referentni izvor sinhronizacionog signala** na osnovu kojega će biti određene bitske brzine predajnika i prijemnika
- **Interfejsa serijskog kanala** – preko kojega se vrši povezivanje UART modula sa fizičkim serijskim linkom

```
shift_reg <= unsigned(inp);  
elsif (en = '1') then
```


CPU interfejs I

- UART se povezuje sa procesorom preko sledećih magistrala:
- **Magistrale podataka** – skupa bidirekcionih linija podataka (obično je reč o 8-bitnoj magistrali podataka) koje služe za prenos **podataka od i ka UART modulu**
- **Read/write kontrolnih signala** – koji određuju smer toka podataka
- **CS signala** – preko kojega se aktivira UART modul
- **Adresne magistrale** – skupa unidirekcionih selekcionih linija ($A_{r-1} - A_0$), preko kojih je moguće jednoznačno odrediti kojem **unutrašnjem registru** se želi pristupiti




CPU interfejs II

- CPU interfejs obično uključuje i jednu ili više **linija za generisanje zahteva za prekidom (IRQ)** pomoću kojih UART modul može da generiše zahtev za opsluživanjem od strane procesora
- U zavisnosti od modela UART-a postoji jedna ili više nezavisnih IRQ linija
- U slučaju postojanja samo jedna IRQ linije, indikacija o uspešnoj predaji i prijemu podataka kao i indikacija o eventualnim greškama prilikom predaje i prijema signalizirala bi se preko iste IRQ linije
- Prilikom obrade zahteva za prekidom CPU bi prvo morao da utvrdi **razlog za prekidom** (proveravajući sadržaj statusnih registara) kako bi utvrdio redosled akcija potreban za obradu prekida
- Postojanje višestrukih IRQ linija omogućuje razdvajanje individualnih izvora prekida



Klok interfejs


- Svaki UART modul poseduje jednu ili više **ulaznih klok linija** koje su povezane na unutrašnje generatore bitskih brzina predajnika i prijemnika
- Ovi klok ulazi obezbeđuju **referentni sinhronizacioni signal** učestanosti f_{clk} koji se zatim deli pomoću unutrašnjih **delitelja kloka** (**TxBaud i RxBaud**) kako bi se generisale bitske brzine predajnika i prijemnika
- Većina mikrokontrolera koji na sebi imaju integrisani UART modul, generiše potrebne bitske brzine na osnovu **sistemskog kloka**, mada kod nekih postoji mogućnost korišćenja posebnih **spoljašnjih izvora** referentnog klok signala



```
shift_reg <= unsigned(tmp);  
else if (en = 1) then
```



Interfejs serijskog kanala I

- Glavne **signalne linije interfejsa** ka serijskom kanalu su TxD and RxD, koje zajedno sa linijom referentnog napona (GND) prenose dolazne i odlazne serijske tokove podataka ka i od UART modula
- TxD (Transmitted Data) predstavlja serijski izlazni port koji je direktno povezan na izlaz **PISO registra**
- RxD (Received Data) predstavlja serijski ulazni port koji je direktno povezan na ulaz **SIPO registra**
- Kod većine mikrokontrolera TxD i RxD signali su multipleksirani sa GPIO signalima ili nekim drugim signalima tako da je potrebno izvršiti odgovarajuća konfigurisanja mikrokontrolera ukoliko se žele koristiti



Interfejs serijskog kanala II

- Neki UART moduli mogu uključiti i **dodatne signale unutar interfejsa** serijskog kanala pomoću kojih je moguće obezbediti hardversku kontrolu toka podataka (**hardware flow control**):
 - **DSR – Data Set Ready**, ulazni signal UART modula koji predstavlja indicaciju da je spoljašnji komunikacioni modul spreman za rad
 - **DTR – Data Terminal Ready**, izlazni signal UART modula koji predstavlja indicaciju da je UART modul spreman za rad
 - **RTS – Ready to Send**, izlazni signal UART modula koji obaveštava spoljašnji uređaj da želi da izvrši slanje podataka
 - **CTS – Clear to Send**, ulazni signal UART modula koji predstavlja indicaciju da je spoljašnji komunikacioni modul spreman da primi podatke
- Ovi dodatni signali, zajedno sa RI (Ring Indicator) i DCD (Data Carrier Detected) čine skup signala koji definiše dobro poznati **RS-232 komunikacioni interfejs**, međutim većina savremenih mikrokontrolera ih ne podržava




Interfejs serijskog kanala III

- Svi signali koji čine interfejs serijskog kanala moraju da koriste logičke naponske nivoe koji se koriste unutar UART modula
- Na primer, ukoliko UART modul radi na naponu napajanja od 5V, on će biti u stanju da radi i toleriše TTL kompatibilne signale
- Ukoliko je UART deo nekog mikrokontrolera koji radi na 3.3V, on će biti u stanju da prihvata signale iz opsega 0-3.3V
- Korišćenje logičkih naponskih nivoa za primopredaju serijskih podataka u mnogome će smanjiti maksimalno rastojanje na koje ovi podaci mogu da “putuju” na oko 10 cm, pre nego što oni postanu previše “zaprljani” šumom, pogotovo u slučaju velikih transmisionih brzina
- Da bi se obezbedila mogućnost prenosa serijskih podataka na veće udaljenosti moraju se koristiti drugačiji naponski nivoi i formati signala

```
shift_reg <= unsigned(imp  
else if en = 1 then
```

Interfejs serijskog kanala IV

- Fizički standardi za serijsku komunikaciju obično koriste **veliki dinamički opseg naponskih nivoa i/ili odgovarajuće** signalizacije mehanizme u cilju povećanja “otpornosti” na uticaje šuma prilikom prenosa podataka kroz kanal
- Na primer, u slučaju RS-232 kanala, naponski nivoi koji se koriste za prenos “nule” i “jedinice” su -12 V i +12 V
- Ovi naponski nivoi nisu direktno kompatibilni sa logičkim nivoima signala koje očekuje ili generiše UART modul
- Zbog toga je u većini ovakvih sistema potrebno korišćenje **naponskih translatora (Level Shifter)** kako bi se ovo povezivanje ostvarilo na način koji će obezbediti pouzdan rad i neće dovesti do oštećenja komunikacione opreme



Konfiguracija i rad sa UART modulom I

- Korišćenje UART modula sa stanovišta softvera je relativno jednostavan zadatak koji se sastoji iz sledećih koraka:
- **Konfiguracija UART modula**
- Konfiguracija UART modula sastoji se iz sledećih koraka:
 - **Izbor izvora klok signala** - poznate učestanosti f_{clk} , za generatore bitskih brzina
 - Konfigurisanje generatora bitskih brzina – kada je poznata učestanost referentnog klok signala, f_{clk} , odgovarajuća **bitska brzina BR** postiže se delenjem referentnog kloka sa **faktorom N** koji se računa prema sledećem izrazu
$$N = \frac{f_{clk}}{BR}$$
 - Kod većine UART modula za svrhu ovog deljenja koristi se **poseban tajmer**
 - Poželjno je odabrati takvu vrednost f_{clk} koja će kada se podeli sa željenom bitskom brzinom BR rezultovati u celobrojnoj vrednosti faktora N

```
shift_reg <= unsigned(inp)
else if en = 1 then
```

Konfiguracija i rad sa UART modulom II

- **Izbor i konfigurisanje mehanizma detekcije grešaka** – ukoliko se želi koristiti **mehanizam za detekciju grešaka** prilikom prenosa karaktera prijemnik i predajnik moraju se konfigurisati tako da omoguće generisanje i proveru bita parnosti prilikom predaje i prijema karaktera
- U slučaju da je korišćenje bita parnosti uključeno na obe strane mora se konfigurisati i način njegovog generisanja (even ili odd mehanizam)
- **Konfigurisanje formata karaktera i dužine stop bita** – većina UART modula može da radi sa različitim dužinama karaktera, najčešće od 5 do 8 bita. Ukoliko je ovo konfigurisanje moguće, onda se prijemnik i predajnik moraju konfigurisati da koriste reprezentaciju karaktera sa istim brojem bita
- Slično, UART moduli sa konfigurabilnom dužinom stop bita, moraju se konfigurisati tako da koriste istu dužinu stop bita

```
shift_reg <= unsigned(tmp);  
elsif (en = '1') then
```

Konfiguracija i rad sa UART modulom III

▪ Aktiviranje

- U zavisnosti od smera komunikacije i toga da li će rad UART biti kontrolisan **sistemom prozivke** ili **sistemom prekida**, potrebno je izvršiti nekoliko aktivacija:
- Neki od UART modula zahtevaju eksplicitno aktiviranje predajnika i prijemnika pojedinačno ili zajedno kako bi UART počeo sa svojim radom
- U slučaju korišćenja sistema prekida, odgovarajući **zahtevi za prekidom** predajnika (Tx) i prijemnika (Rx) moraju se **dozvoliti**
- Ukoliko različite **detektovane greške** prilikom rada UART modula treba da **generišu zahteve za prekidom** moraju se aktivirati odgovarajuće biti **koji dozvoljavaju generisanje ovih zahteva**

```
shift_reg <= unsigned(inp);  
elsif(en = '1') then
```


Konfiguracija i rad sa UART modulom IV

▪ Rad

- Sam rad sa UART modulom, nakon što je pravilno konfigurisan i aktiviran je relativno jednostavan
- U slučaju korišćenja sistema prozivke softver mora **periodično proveravati spremnost** predajnika za prenos sledećeg karaktera (**TxReady**) i status prijemnika (**RxReady**) pre nego što se izvrši bilo kakva operacija nad ulaznim i izlaznim baferom UART modula
- Nakon prijema svakog karaktera moraju se proveriti biti grešaka kako bi se utvrdilo da li nije došlo do neke greške prilikom prijema tekućeg karaktera
- U slučaju da se utvrdi da je došlo do greške prilikom prijema karaktera softver mora da izvrši odgovarajuće korektivne akcije

```
shift_reg <= unsigned(tmp);  
else if (en == 1) then
```

Konfiguracija i rad sa UART modulom V

- U slučaju korišćenja **sistema prekida**, softver za upravljanje UART modulom je još jednostavniji
- Aktiviranje zahteva za prekidom od strane UART prijemnog modula znači da je **primljen novi karakter** te je u prekidnom potprogramu potrebno izvršiti **preuzimanje primljenog karaktera** i proveriti da li je bilo grešaka prilikom njegovog prijema
- U slučaju da je **UART predajnik generisao** zahtev za prekidom, prekidni potprogram treba da upiše naredni podatak koji je potrebno poslati u predajni bafer (Data-out buffer) UART modula

```
shift_reg <= unsigned(tmp);  
else if (en == 1) then
```

```
entity test_shift is
  generic ( width : integer := 17 );
  port ( clk : in std_ulogic;
        reset : in std_ulogic;
        load : in std_ulogic;
        en : in std_ulogic;
        outp : out std_ulogic );
end test_shift;
```

Teorijska pitanja P10

```
shifter : process ( reset )
begin
  if ( reset = '0' ) then
    shift_reg <= others => '0';
  elsif rising_edge ( clk ) then
    if ( load = '1' ) then
      shift_reg <= unsigned ( inp );
    elsif ( en = '1' ) then
```

Predavanja 10- Osnove komunikacije između embeded sistema

Spisak teorijskih pitanja uz Predavanja 10

1. Definirati serijski i paralelni komunikacioni sistem. Navesti prednost i mane svakog od njih.
2. Definirati bitsku i simbolsku brzinu. Navesti osnovne načine fizičke realizacije komunikacionih kanala.
3. Vrste serijskih komunikacionih kanala.
4. Sinhronizacija unutar serijskih kanala.
5. Asinhrona serijska komunikacija. Format asinhronog paketa podataka.
6. Detekcija grešaka prilikom asinhronog prenosa.
7. Struktura standardnog UART modula.
8. Interfejs standardnog UART modula.
9. Konfiguracija i rad sa UART modulom

```
shift_reg <= unsigned(inp)
else if (en == 1) then
```

```
entity test_shift is  
  generic ( width : integer := 16 )  
  port (
```



```
    shift_reg <= unsigned(inp),  
    elsif ( en = '1' ) then
```