

Mikroprocesorska elektronika

Tajmeri i brojači

10 TAJMERI I BROJAČI

U okviru ovog predavanja ćemo se upoznati sa tajmerima/brojačima kao jednim od najčešće korišćenih hardverskih resursa mikrokontrolera.


Tajmeri i brojači su značajni zbog toga što većina embeded sistema radi u realnom vremenu i reaguje na događaje u svom okruženju te je neophodno imati mogućnost merenja proteklog vremena (tajmer, eng. *timer*), odnosno broja detektovanih događaja (brojač, eng. *counter*).

Neke od najčešće korišćenih aplikacija tajmera i brojača su:

- *Watchdog* tajmeri
- Interval tajmeri
- Brojači događaja
- Satovi realnog vremena (eng. *Real Time Clock – RTC*)
- Generatori za impulsno-širinsku modulaciju (eng. *Pulse Width Modulation*)
- *Baud rate* generatori

Mikrokontrolери obično imaju jedan ili više tajmerskih modula kao periferijske jedinice koje su integrisane na istom čipu sa procesorom. Tajmeri su obično visoko konfigurabilni, kako bi ih korisnik lako mogao prilagoditi svojoj konkretnoj potrebi. Tajmeri po pravilu mogu da generišu zahteve za prekidom (eng. *interrupt*) ili da se označavanje proteklog vremena vrši postavljanjem određenog indikatora koji se može prozivati radi provere (metoda prozivke, eng. *polling*). Neki od tajmera imaju mogućnost čuvanja podatka o tačnom vremenskom trenutku pojave odgovarajućeg događaja u sistemu i koriste se za rad u sistemima sa realnim vremenom. Koristeći tajmere i pravilno ih konfigurišući, projektant embeded sistema može u značajnoj meri rasterititi centralni procesor dugačke liste zadataka koji uključuju merenje i manipulaciju vremenom.


U najosnovnijoj formi, tajmer je običan brojač koji se okida periodičnim signalom takta. Osnovni princip rada svakog tajmera je sledeći. Počevši od neke proizvoljne vrednosti brojačkog registra, tipično od nule, brojač se uvećava za jedan (inkrementuje) svaki put kada se na signalu takta pojavi rastuća (opadajuća) ivica. Na ovaj način brojač broji broj rastućih (opadajućih) ivica signala takta. Po pravilu, tajmeri su osjetljivi ili na rastuću ili na opadajuću ivicu signala takta, nikada na obe. Ukoliko je signal takta periodičan, sa poznatom periodom T , tada broj odbrojanih ivica u tajmeru k , zapravo može da se interpretira kao proteklo vreme kT od trenutka startovanja tajmera (trenutak 0) do pojave poslednjeg događaja (pogledati sliku 10.1).



Slika 10.1 Primer proteklog vremena $6T$

Da bi se povećale mogućnosti tajmera, pored brojačkog registra on obično sadrži i dodatne module koji čine arhitekturu odgovarajućeg tajmera. Osnovne komponente od kojih se sastoji većina tajmera (videti sliku 10.2) su:

- Selektor signala takta (multiplekser) koji dozvoljava izbor jednog od više mogućih signala takta
- Preskaler obezbeđuje mogućnost deljenja učestanosti signala takta (usporavanja signala takta) pre nego što on uđe u brojač
- N-bitni brojač obezbeđuje osnovnu brojačku funkciju
- N-bitni komparatorski registar omogućuje da se definiše maksimalna vrednost koju brojač može dostići
- N-bitni komparator omogućava detekciju trenutka kada brojač dostiže vrednost koja je smeštena u komparatorskom registru. Po pravilu, dostizanjem ove vrednosti automatski se vrši resetovanje brojača, aktiviranje prekida ukoliko tajmer to podržava, što je najčešći slučaj, i postavljanje odgovarajućeg indikatora.




Slika 10.2 Generalna struktura tajmera

U opštem slučaju, takt signal tajmera može da potiče od raznih izvora unutar embeded sistema koji uključuju unutrašnje i spoljašnje izvore takta signala ili čak neke asinhronne izvore događaja koji se koriste kao takt signal. Modul za selekciju signala takta daje mogućnost projektantu embeded sistema da na jedan isti tajmerski modul dovede čitav niz različitih izvora takta signala i da u toku rada menja koji od njih zapravo okida tajmer. U većini mikrokontrolera takt signali tajmera se izvode (generišu) iz sistemskog takt signala. U mnogim aplikacijama učestanost sistemskog signala takta je previsoka da bi omogućila potrebno merenje proteklog vremena, jer bi zahtevala tajmer sa vrlo velikim brojačkim registrom. Upravo zbog toga javlja se potreba za smanjivanjem učestanosti sistemskog takt signala za potrebe korišćenja unutar tajmera. Funkcija preskalera, odnosno delitelja ulaznog takta, je upravo usporavanje ulaznog takt signala za zadati faktor skaliranja. Po pravilu, faktor skaliranja se može zadati softverskim upisom u odgovarajući registar koji se nalazi unutar tajmera. Izlaz preskalera, koji predstavlja takt signal, ali sada sa manjom frekvencijom od frekvencije ulaznog takt signala, se zatim vodi na ulaz brojačkog modula.

Brojački registar je najznačajnija komponenta svakog tajmerskog modula. Brojački registar je često iste veličine kao i ostali unutrašnji registri mikrokontrolera, mada to ne mora uvek da bude slučaj. U većini tajmera, brojački registar je istovremeno i registar sa mogućnošću upisa i čitanja, što omogućava programeru da postavlja vrednost brojačkog registra na proizvoljne vrednosti kao i da čita trenutnu vrednost koja je smeštena u brojačkom registru. Brojač menja svoje stanje kada detektuje odgovarajući događaj (rastuću ili


opadajuću ivicu) na ulaznom takt signalu, uvećavajući vrednost brojačkog registra za jedan. Na ovaj način brojač “broji” broj događaja na ulaznom takt signalu.

Obzirom da je brojački registar realizovan kao N-bitni registar, brojač broji od vrednosti 0 do vrednosti 2^{N-1} . Kada dostigne vrednost 2^{N-1} brojač generiše signal prekoračenja opsega (eng. *overflow*) i započinje brojanje ponovo od vrednosti 0. Ovaj overflow signal se obično može konfigurisati da izazove pojavu zahteva za prekidom. Na slici 10.3 prikazan je rad jednog 16-bitnog brojača, gde je takođe prikazano ponašanje signala zahteva za prekidom koji se aktivira kada se u brojaču desi prekoračenje opsega (prelazak sa vrednosti 65535 na vrednost 0).



Slika 10.3 Generisanje prekida tajmera bez komparatora

U većini aplikacija javlja se potreba za limitiranjem maksimalne vrednosti koju brojač može dostići. U takvim slučajevima potrebno je postojanje komparatorskog registra i komparatora kao sastavnih delova tajmera. Korišćenjem ova dva modula može se generisati signal koji će biti aktivan kada brojač dostigne vrednost koja je specificirana u komparatorskom registru. Ovaj signal može zatim generisati odgovarajući zahtev za prekidom i resetovati brojač, kao što je prikazano na slici 10.4, u slučaju da je vrednost komparatorskog registra jednaka 1000 (0x03E8).



Slika 10.4 Generisanje prekida tajmera u slučaju tajmera sa komparatorom

10.1 Primene brojača

Biće prikazane sledeće primene brojača. Brojač događaja, merač proteklog vremena, *watchdog* tajmer, merač realnog vremena, *baud rate* generator, generator impulsno-širinske modulacije.

Brojač događaja

U ovom režimu tajmer prosto broji broj detektovanih događaja na svom ulaznom takt signalu. Obratite pažnju da u ovoj primeni ulazni takt signal na neki način mora da bude u vezi sa događajem čiji broj realizacija se broji. Zbog ove specifične veze sa izvorom


događaja, u opštem slučaju, takt signal neće i ne mora da ima osobinu periodičnosti, koja je inače karakteristična za takt signale. Način rada brojača događaja biće ilustrovan na sledećem primeru. Razmotrimo aplikaciju gde imamo potrebu za brojanjem broja ljudi koji su prošli kroz odgovarajuća vrata. U ovom slučaju na vrata bi bio postavljen odgovarajući senzor koji bi generisao impuls svaki put kada neka osoba prođe pored njega. Ovaj impulsni signal bi se zatim vodio na takt ulaz tajmera. U ovoj konfiguraciji, prolazak svake osobe bi izazvao uvećavanje vrednosti brojačkog registra unutar tajmera za jedan.

Proširenje opsega brojanja

Obratite pažnju da je u prethodnom primeru prepostavljeno da je preskaler konfiguriran na takav način da deli ulazni takt (u našem slučaju to je signal sa senzora na vratima) signal sa faktorom 1. Ovo je važan detalj, jer u slučaju da je preskaler bio konfiguriran da deli ulazni takt sa faktorom p , brojački registar bi uvećao svoju vrednost za jedan nakon što je senzor detektovao prolazak p ljudi. Ovaj komentar ukazuje na jednu interesantnu aplikaciju preskalera kada tajmer radi u brojačkom režimu. U nekim aplikacijama može se pojaviti situacija da je maksimalni broj događaja koji je potrebno detektovati veći od opsega brojanja brojačkog registra tajmera koji nam stoji na raspolaganju.

Navedeni problem može se rešiti na tri načina:

1. Proširenjem brojačkog opsega tajmera korišćenjem softverske varijable - vrednost varijable se uvećava za jedan svaki put kada tajmer dostigne svoj maksimum
2. Proširenjem brojačkog opsega tajmera kaskadnim vezivanjem više tajmerskih modula (videti sl. 10.5)
3. Korišćenjem preskalera. U slučaju korišćenja preskalera, kada bi on bio konfiguriran da deli ulazni takt sa faktorom p , tajmer bi efektivno brojao pojavu skupova od p uzastopih događaja.



Slika 10.5. Kaskadno proširenje opsega brojanja

Primer

Sledeći primer bliže ilustruje način korišćenja preskalera za povećanje brojačkog opsega tajmera. Preskaler unutar tajmera konfiguriran je da deli ulazni takt sa faktorom 4. Brojač unutar tajmera je 16-bitni.

- a) Koji je maksimalni broj događaja koji se može izbrojati sa ovako konfigurisanim tajmerom?

Obzirom da brojač uvećava svoju vrednost nakon što se detektuje 4 uzastopna događaja (jer je preskaler konfigurisan tako da deli ulazni takt signal sa 4), maksimalni broj događaja koji se može izbrojati je:

$$65536 \times 4 = 262140 \text{ događaja}$$

- b) Koji broj treba upisati u komparatorski registar da bi tajmer nakon odbrojavanja 75000 događaja generisao zahtev za prekidom?

Brojač se mora resetovati kada odbroji ukupno 75000 događaja. Kako se vrednost brojača uvećava za jedan nakon svaka 4 uzastopna događaja, vrednost koju treba da sadrži komparatorski registar je:

$$75000 / 4 = 18750$$

- c) Da li je sa ovako konfigurisanim sistemom moguće izbrojati tačno 83253 događaja?

Obzirom da vrednost 83253 nije deljiva sa brojem 4, brojač nije u mogućnosti da izbroji tačno 83253 događaja. Mogao bi da izbroji ili 83252 ili 83256 događaja.

Merač proteklog vremena

Kada je ulazni takt tajmera periodičan signal učestanosti f tajmer se može iskoristiti za merenje proteklog vremena između dva događaja. Ukoliko je učestanost ulaznog takt signalata f Hz, njegova perioda će biti jednaka Perioda $T = 1/f$ sekundi. U ovakovom sistemu, kada brojač izbroji k događaja na ulaznom takt signalu, on je istovremeno izmerio vreme od $kT = k/f$ sekundi

Primer

Oscilator učestanosti 38 kHz koristi se za generisanje takt signala, koji je povezan na ulaz preskalera sa faktorom 16.

1. Ako se tajmer resetuje nakon što brojač izbroji vrednost 0x8A39 koliko će vremena proteći između dva reseta?

Učestanost i perioda takta koji zapravo okida brojač unutar tajmera u ovako konfigurisanim sistemu je:

$$f_{\text{brojača}} = 38 \text{ kHz} / 16 = 2.375 \text{ kHz}, T_{\text{brojača}} = 1/2.375 \text{ ms} = 421 \text{ us}$$

Obzirom da je broj perioda ulaznog takt signala koje su bile odbrojane kada je brojač dostigao vrednost 0x8A39 jednak 0x8A39 = 35385, a trajanje svake periode iznosi 421 us, proteklo vreme između dva reseta tajmera iznosi:

$$35385 * 421 \text{ us} = 14.9 \text{ sekundi}$$

2. Kako se u postojećoj konfiguraciji može dobiti informacija da je proteklo 50 ms? Koje su absolutne i relativne greške prilikom merenja vremenskog intervala od 50 ms?

Obzirom da je potrebno signalizirati protok vremena od 50 ms, brojač mora da odbroji ukupno:

$(50 \text{ ms}) \times (2.375 \text{ kHz}) = 118.75$ perioda takt signala.

Obzirom da se u komparatorski registar može smestiti samo celobrojna vrednost, u ovom slučaju u njega je potrebno upisati vrednost 119.

Stvarni vremenski interval koji će biti izmeren u ovom slučaju iznosi:

$$199 \times 421 \text{ us} = 50.099 \text{ ms}$$

Apsolutna i relativna greška merenja 50 ms vremenskog intervala sa ovako konfigurisanim sistemom iznose 99 us, i 0.2% respektivno. U zavisnosti od krajnje aplikacije, ova greška će biti prihvatljiva ili ne.

Primer

Vratimo se na primer brojanja osoba koje su prošle kroz odgovarajuća vrata i prepostavimo da bismo želeli da merimo i prosečno vreme koje protekne između prolaska dva osobe kroz vrata.

Najjednostavnije rešenje bi bilo da se računa prosečno vreme između prolaska dve osobe pomoću odgovarajućeg bafera koji se pomera u vremenu. Na primer, prosečno vreme između prolaska dve osobe izračunato usrednjavajući vremena poslednjih 8 prolazaka. U ovom slučaju mogli bismo koristiti dodatni tajmer, tajmer 2, (jedan se već koristi za brojanje ljudi) koji bi bio taktovan sa taktom poznate učestanosti. Koristeći izlaz senzora za detekciju prolaska osoba kroz vrata softver bi na svaki zahtev za prekidom pročitao tekuće stanje tajmera 2.

Oduzimajući trenutnu vrednost tajmera 2 od vrednosti koja je bila očitana prilikom prethodnog generisanja zahteva za prekidom, moguće je izračunati vreme koje je proteklo između prolaska poslednje dve osobe kroz vrata. Ova vremena između prolazaka dve suksesivne osobe bi zatim bila smeštana u jedan cirkularni bafer dubine 8.

Računajući prosečnu vrednost vremena koja se trenutno nalaze unutar cirkularnog bafera mogli bismo izračunati prosečno vreme između prolazaka osoba kroz vrata.

Primer

Podesiti 8-bitni tajmera koji ima preskaler (sa faktorima 1, 8, 64, 256 i 1024) i komparatorski registar, tako da vreme između dva prekida bude $T = 1 \text{ ms}$. Frekvencija takta 16MHz.

Rešenje:

$$f_{osc} = 16 \text{ MHz}, T = 1 \text{ ms}$$

Tajmer treba da odbroji $n = T/T_{osc} = 16000$

Ova vrednost je veća od opsega brojanja tajmera (256) pa uzimamo faktor deljenja $p = 64$. Tada, $n = T/(NT_{osc}) = 250$ pa u komparatorski registar treba upisati 249, odnosno 0xF9.

Generator periodičnog signala

Tajmer je moguće koristiti i za generisanje odgovarajućih signala na nekom izlaznom pinu mikrokontrolera i na taj način realizovati funkcionalni generator. Izlazni pin može biti opšteg tipa ili namenski kao deo strukture tajmerskog modula.

Primer

Pomoću 8-bitnog tajmera koji ima komparatorski registar, realizovati na izlaznom pinu signal frekvencije 36kHz, ako je frekvencija takta 16MHz. Koja vrednost je potrebno da se upiše u komparatorski registar?

Rešenje:

$$f_{osc} = 16 \text{ MHz}, f_{out} = 36 \text{ kHz}$$


$$\text{Tajmer treba da odbroji } n = T_{out}/2 * 1/T_{osc} = 222,22$$

Ova vrednost je manja od opsega brojanja tajmera (256) pa se može direktno upisati $n - 1 = 221$, odnosno 0xDD.

U slučaju da je $n > 256$ potrebno je ili korišćenje preskalera ili korišćenje softverske varijable za proširenje opsega.

Watchdog tajmer


Watchdog tajmer (skr. WDT) je posebna vrsta tajmera koji meri proteklo vreme između dva događaja. *Watchdog* tajmer se koristi da generiše odgovarajuću unapred definisanu akciju unutar sistema, na primer da generiše zahtev za prekidom ili da resetuje čitav sistem ili neki njegov deo, u slučaju da istekne unapred definisani period vremena, a ne pojavi se događaj koji treba da reinicijalizuje WDT. Videti sl. 10.6, a na slici 10.7 prikazan je slučaj pojave očekivanog događaja unutar posmatranog intervala.



Slika 10.6 Rad *watchdog* tajmera

Maksimalno dozvoljeno vreme za pojavu događaja koji će reinicijalizovati *watchdog* tajmer se podešava softverski. Podrazumevana akcija će se izvršiti u slučaju da istekne unapred definisani period vremena a ne dodje do pojave događaja koji reinicijalizuje WDT. Da bi smo sprečili *watchdog* tajmer da aktivira podrazumevanu akciju, nakon detekcije pojave odgovarajućeg događaja potrebno je reinicijalizovati WDT. Ovo se

najčešće radi unutar prekidnog podprograma koji je asociran događaju koji treba da aktivira reinicijalizaciju WDT-a.



Slika 10.7 Rad *watchdog* tajmera kada se očekivani događaj pojavi

Kao primer upotrebe *watchdog* tajmera razmotrimo sledeću aplikaciju. Prepostavimo da imamo sigurnosna vrata koja se otključavaju pomoću elektronske kartice. Da bi se vrata otključala, korisnik mora da provuče karticu kroz čitač. Ova akcija otključava vrata da bi korisnik mogao da ih otvori i uđe u zaštićenu prostoriju. Međutim, ukoliko se nakon nekog unapred definisanog perioda vremena, na primer 30 sekundi, vrata ne otvore brava koja ih zaključava će se opet aktivirati. U ovom primeru, WDT se startuje u trenutku provlačenja kartice kroz čitač. Podrazumevana akcija koje se izvršava ukoliko WDT dostigne svoju predefinisanu vrednost (30 sekundi) je zaključavanje vrata. Očekivani događaj koji reinicijalizuje WDT je otvaranje vrata. Pri tome se WDT i zaustavlja dok su vrata otvorena. Tek ponovnim zatvaranjem vrata se WDT postavlja u stanje čekanja na događaj provlačenja kartice.

Watchdog tajmer je vrsta sigurnosnog uređaja. U normalnim okolnostima, podrazumeva se da će *watchdog* tajmer biti servisiran (reinicijalizovan, zaustavljen, resetovan) pre isteka definisanog perioda. U protivnom, nešto nije u redu sa sistemom i potrebno je izvršiti odgovarajući oporavak sistema izvršavanjem podrazumevane akcije.

U embeded sistemima, *watchdog* tajmeri koriste se u različite svrhe:

- Za zaustavljanje programa koji odstupaju od normalnog režima rada
- Za izlazak iz mrtvih petlji unutar programa
- Za detekciju nepravilnih transakcija na sistemskim magistralama
- ...

Merač realnog vremena

Jedna od načićih aplikacija tajmera unutar embeded sistema jeste merenje protoka realnog vremena. Merač protoka realnog vremena (eng. *Real-Time Clock*, RTC) je tajmer koji je konfiguriran da meri prolazak sekundi, minuta, sati, itd. Vrlo često, potrebna rezolucija RTC modula mora se spustiti na delove sekunde, i takvi RTC moduli se često nazivaju hronometrima (eng. *chronometer*). Sa druge strane, nekada je potrebno meriti vremena koja se mere danima, nedeljama, mesecima, pa čak i godinama, kada se RTC moduli nazivaju RTC kalendarima (eng. *Real-Time Clock Calendar*, RTCC). Iako se funkcionalnost RTCC u potpunosti može realizovati softverski, postojanje posebnog tajmera namenjenog za ove svrhe može uštedeti veliki broj CPU ciklusa koji se zatim mogu iskoristiti na nekom drugom mestu.

Baud rate generator

Tajmeri se takođe mogu iskoristiti za generisanje periodičnih signala koji su neophodni u serijskim komunikacionim protokolima da bi se obezbedila željena brzina razmene podataka. U ovim aplikacijama, frekvencija ulaznog takt signal-a se deli sa željenom brzinom slanja podataka (eng. *Baud Rate*) da bi se odredio potreban broj brojanja između slanja sukcesivnih bitova, odnosno da bi se odredilo vreme trajanja jednog bita (eng. *Bit Time*). Izračunata vrednost se zatim smešta u komparatorski registar tajmera i na taj način se generiše zahtev za prekidom u tačno potrebnim trenucima.

Frekvencije takta

Pored uobičajene frekvencije takta od 12 MHz koriste se i druge frekvencije. Na primer, 11.0592 MHz se često koristi jer predstavlja celobrojni multipl brzina serijske komunikacije (npr. $110592/2400 = 46$). Slično se koristi i kristal 18.432 MHz.

Pored toga važi i $11059200 = 2^{14} \times 3^3 \times 5^2$

Tako da se korišćenjem ovih faktora može dobiti 86,400 (broj sekundi u danu) što je pogodno za RTCC.

Dalje, 15 bitni brojač koji radi na 32768 Hz će imati *overflow* svake sekunde – pogodno za sat!

Generator impulsno-širinske modulacije

Impulsno širinska modulacija (eng. *Pulse Width Modulation*, PWM) predstavlja čestu aplikaciju unutar embeded sistema koja se može realizovati korišćenjem tajmera. PWM modul generiše periodičan signal čiji se faktor ispune (eng. *Duty Cycle*) može kontrolisati od strane mikrokontrolera, odnosno softvera. Obzirom da se i učestanost ulaznog takta tajmera može kontrolisati softverski (izborom odgovarajućeg izvora takt signala pomoću multipleksera), u ovoj aplikaciji tajmera moguće je softverski kontrolisati i učestanost i faktor ispune generisanog periodičnog signala.


PWM signali imaju veliku primenu u sistemima koji treba da kontrolišu količinu energije koja se prenosi ka nekom uređaju. Energija PWM signala je funkcija njegovog faktora ispune.

Aplikacije u kojima se koriste PWM signali su:

- Kontrola brzine DC motora
- Kontrola temperature grejača
- Kontrola intenziteta svetlosti LED dioda
- Itd...

Struktura tipičnog PWM modula prikazana je na slici 10.8a. PWM modul sastoji se iz N-bitnog tajmera (sa selektorom takt signala i preskalerom) čiji se izlaz upoređuje sa sadržajem HC registra (eng. *High Count*). Dok je vrednost tajmera manja od HC vrednosti, vrednost PWM signala jednaka je jedinici, u protivnom jednaka je nuli.

Vremenski dijagram PWM signala prikazan je na slici 10.8b.



Slika 10.8. Generisanje PWM signala

Broj bitova (N) unutar brojačkog registra tajmera određuje rezoluciju PWM signala, dok vrednost HC registra određuje širinu impulsa (faktor ispune, t_{high}/T) PWM signala u dатој periodi


Učestanost PWM signala može se kontrolisati pomoću preskalera i selektora takt signala.

Primer

Kao primer korišćenja PWM signala, razmotrimo kontrolu intenziteta svetla LED diode (tzv. dimer). Sjajnost LED diode direktno je srazmerna jačini struje koja protiče kroz nju. Prepostavimo da u ovom primeru koristimo LED diodu model SR-05-WC120, koja može da generiše svetlost maksimalne sjajnosti od 240 lumena (lm) kada kroz nju protiče struja jačine 720mA. Prepostavimo da želimo da kontrolišemo sjajnost diode pomoću mikrokontrolera u 8 mogućih nivoa: 0 lm, 30 lm, 60 lm, 90 lm, 120 lm, 150 lm, 180 lm i 210 lm. Prepostavimo da koristimo mikrokontroler sa 3.3 V izlazima koji mogu da generišu maksimalno 20 mA, a da je napajanje LED diode 5 V.

Obzirom da mikrokontroler radi na 3.3 V i može da generiše samo 20 mA po jednom izlazu, a LED dioda se napaja sa 5 V napajanjem i zahteva struju jačine do 720 mA moramo isprojektovati odgovarajući sprežni interfejs. Jedno moguće rešenje prikazano je na slici 10.9, zajedno sa potrebnim faktorima ispune koji će obezbediti željene nivoje sjajnosti. Primetimo da svaki sledeći nivo sjajnosti zahteva povećanje od 1/8 faktora ispune. Pod pretpostavkom da koristimo 8-bitni tajmer i učestanost takt signala od 32.768 kHz, vrednosti koje bi bilo potrebno upisati u HC registar PWM modula da bi se postigle

željene vrednosti sjajnosti su: 0, 32, 64, 96, 128, 160, 192 i 224. Obzirom da je perioda PWM signala jednaka $32768/256=128$ Hz, neće biti vidljivog treperenja LED diode.



Slika 10.9. Sprežni interfejs za LED i faktori ispune za odgovarajući nivo osvetljaja

10.2 Tajmeri i brojači mikrokontrolera ATmega328

Unutar ATmega328 imamo tri tajmera/brojača (T/C):

1. 8-bitni T/C 0
2. 16-bitni T/C 1
3. 8-bitni T/C 2

Svaki tajmer ima odgovarajući ulaz sa nekog pina koji se najčešće koristi kao ulaz za takt ili kao brojački ulaz. Pored toga ima i odgovarajuće izlaze na pinovima na kojima je moguće generisati neki signal upotrebom tajmera.


U tabeli vektora prekida je rezervisano 11 T/C prekida (1 za WDT, po tri za T/C 0 i 2 i 4 za T/C 1). Pogledati sliku vektora prekida sa prethodnih predavanja.

U nastavku će biti dato objašnjenje rada na primeru T/C 0 ali slično je i sa ostalima.

Osnovne karakteristike T/C 0 su:

- Dve nezavisne izlazne komparatorske (eng. *Output Compare*) jedinice
- Mogućnost resetovanja tajmera prilikom dostizanja vrednosti u komparatorskom registru (*auto-reload* opcija)
- Impulsno - širinska modulacija (PWM)
- Varijabilna PWM perioda
- Mogućnost realizacije frekvencijskog generatora
- Tri nezavisna izvora prekida (TOV0 - usled preteka tajmera bez komparatora; OCF0A, OCF0B - dva usled preteka tajmera sa komparatorom)

Blok šema strukture T/C 0 data je na slici 10.10.



Slika 10.10 Blok šema strukture T/C 0

Definicije oznaka na blok dijagramu:

n	Oznaka tajmera (0, 1 ili 2), u ovom slučaju 0
BOTTOM	Minimalna vrednost brojača = 0x00
MAX	Maksimalna vrednost brojača = 0xFF (255 dec.)
TOP	Najveća vrednost u okviru sekvence brojanja. U zavisnosti od moda u kojem tajmer radi može biti jednaka fiksnoj vrednosti 0xFF, ili vrednosti smeštenoj u OCR0A registar

Registri:

- TCNT0** - 8-bitni registar stanja tajmera 0. Inkrementira se u svakoj periodi takta.
- OCR0A, OCR0B** - Output Compare registri A i B. Sadržaji ovih registara se porede sa vrednošću u TCNT0 registru u svakoj periodi takta. Rezultat poređenja može biti iskorišćen za generisanje PWM signala, ili signala promenljive frekvencije na pinovima OC0A i OC0B. Poklapanje vrednosti tajmera sa vrednostima u ovim registrima takođe može izazvati zahtev za prekidom.
- TIFR0** - Registar koji sadrži indikatore zahteva za prekidom koji potiču od tajmera 0.
- TIMSK0** - Registar koji sadrži bite za maskiranje (odnosno dozvolu/zabranu) prekida koji potiču od tajmera 0.
- TCCR0A i TCCR0B** - Kontrolni registri tajmera 0. Ovi registri sadrže konfiguracione bite koji određuju način rada (mod tajmera).

Izvori takta:

- Tajmer/brojač 0 može biti okidan eksternim signalom takta dovedenim na ulazni pin T0 (PD4), ili internu generisanim taktnim signalom. Interni takt može biti doveden direktno sa oscilatora, ili sa jednog od izlaza delitelja frekvencije (preskalera).

U nastavku je data struktura registara koji služe za rad sa tajmerom 0 (TIMSK0, TIFR0, TCCR0A i TCCR0B) kao i način izbora moda tajmera i faktora preskaliranja.

TIMSK0 – Timer/Counter Interrupt Mask Register

Bit	7	6	5	4	3	2	1	0	
(0x6E)	-	-	-	-	-	OCIE0B	OCIE0A	TOIE0	TIMSK0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- Bits 7..3 – Res: Reserved Bits
- Bit 2 – OCIE0B: Timer/Counter Output Compare Match B Interrupt Enable
- Bit 1 – OCIE0A: Timer/Counter0 Output Compare Match A Interrupt Enable
- Bit 0 – TOIE0: Timer/Counter0 Overflow Interrupt Enable

TIFR0 – Timer/Counter 0 Interrupt Flag Register

Bit	7	6	5	4	3	2	1	0	
0x15 (0x35)	-	-	-	-	-	OCF0B	OCF0A	TOV0	TIFR0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- Bits 7..3 – Res: Reserved Bits
- Bit 2 – OCF0B: Timer/Counter 0 Output Compare B Match Flag
- Bit 1 – OCF0A: Timer/Counter 0 Output Compare A Match Flag
- Bit 0 – TOV0: Timer/Counter0 Overflow Flag

Na narednoj slici je prikazan način podešavanja moda rada tajmera.

Mode	WGM2	WGM1	WGM0	Timer/Counter Mode of Operation	TOP	Update of OCRx at	TOV Flag Set on ⁽¹⁾⁽²⁾
0	0	0	0	Normal	0xFF	Immediate	MAX
1	0	0	1	PWM, Phase Correct	0xFF	TOP	BOTTOM
2	0	1	0	CTC	OCR0A	Immediate	MAX
3	0	1	1	Fast PWM	0xFF	TOP	MAX
4	1	0	0	Reserved	-	-	-
5	1	0	1	PWM, Phase Correct	OCR0A	TOP	BOTTOM
6	1	1	0	Reserved	-	-	-
7	1	1	1	Fast PWM	OCR0A	TOP	TOP

Notes:
 1. MAX = 0xFF
 2. BOTTOM = 0x00

Bit	7	6	5	4	3	2	1	0	
Read/Write	COM0A1	COM0A0	COM0B1	COM0B0	-	-	WGM01	WGM00	TCCR0A
Initial Value	R/W	R/W	R/W	R/W	R	R	R/W	R/W	

Bit	7	6	5	4	3	2	1	0	
Read/Write	FOC0A	FOC0B	-	-	WGM02	CS02	CS01	CS00	TCCR0B
Initial Value	W	W	R	R	R/W	R/W	R/W	R/W	

```
//inicijalizacija tajmera 0:  
TCCR0A = 0x02; //tajmer 0: CTC mod
```

Slika 10.11 Podešavanje moda rada


Clock Select Bit Description							
CS02	CS01	CS00	Description				
0	0	0	No clock source (Timer/Counter stopped)				
0	0	1	clk _{I/O} /(No prescaling)				
0	1	0	clk _{I/O} /8 (From prescaler)				
0	1	1	clk _{I/O} /64 (From prescaler)				
1	0	0	clk _{I/O} /256 (From prescaler)				
1	0	1	clk _{I/O} /1024 (From prescaler)				
1	1	0	External clock source on T0 pin. Clock on falling edge.				
1	1	1	External clock source on T0 pin. Clock on rising edge.				

Bit	7	6	5	4	3	2	1	0	
0x25 (0x45)	FOC0A	FOC0B	-	-	WGM02	CS02	CS01	CS00	TCCR0B
Read/Write	W	W	R	R	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

```
TCCR0B = 0x04; //tajmer 0: fclk = fosc/256
OCR0A = 249; //perioda tajmara 0: 250 Tclk (OCR0A + 1 = 250)
```


Slika 10.12 Podešavanje preskalera

Brojački modul i komparatorski modul, izdvojeno sa blok šeme su prikazani na slikama 10.13 i 10.14.



- Uloge internih signala:
 - **count** - inkrementira ili dekrementira TCNT0 registar
 - **direction** - određuje smer brojanja (naviše ili naniže)
 - **clear** - postavlja TCNT0 registar u početno stanje (TCNT0 = 0x00)
 - **clk_{Tn}** - signal takta tajmera/brojača, u nastavku označen sa clkT0
 - **top** - signalizira da je TCNT0 dostigao maksimalnu vrednost
 - **bottom** - signalizira da je TCNT0 dostigao minimalnu vrednost (0x00)

Slika 10.13 Brojački modul



- 8-bitni komparator kontinualno poređi stanje brojača (sadržaj TCNT0 registra) sa registrima OCR0A i OCR0B.
- Kad dođe do poklapanja TCNT0 sa vrednošću OCR0A ili OCR0B, komparator signalizira poklapanje, setovanjem komparatorskog indikatora (flega) OCF0A, odnosno OCF0B. Na ovaj način moguće je generisati prekid.
- Jedinica za generisanje izlaznog signala (*Waveform Generator*) koristi signal koji signalizira poklapanje vrednosti, u skladu sa izabranim modom rada tajmera.

Slika 10.14 Komparatorski modul

Modovi rada T/C 0

Tajmer/brojač 0 ima 4 karakteristična načina (moda) rada:

1. **Normalni mod:** u ovom modu rada smer brojanja je uvek na gore i vrednost brojača se nikada ne briše, već dolazi do preticanja brojača kada dođe do maksimalne vrednosti (TOP=0xFF), nakon čega nastavlja da broji od 0x00. U ovom modu rada, TOV0 indikator (Timer/Counter Overflow Flag 0) će biti setovan u trenutku kada vrednost brojača prelazi sa 0xFF na 0x00. Ovaj indikator predstavlja jedan od 3 moguća izvora prekida koji potiču od tajmera 0.
2. **CTC (Clear Timer on Compare Match) mod:** u ovom modu rada registar OCR0A se koristi kako bi se manipulisalo rezolucijom tajmera. Brojač se automatski postavlja na 0 kada vrednost brojačkog TCNT0 registra dostigne vrednost registra OCR0A, pri čemu se automatski setuje indikator OCF0A, što može biti iskorišćeno za generisanje prekida. Takođe, na ovaj način može da se precizno podeši frekvencija signala na izlaznom pinu OC0A tako što se dozvoli automatska promena stanja pina svaki put kada dođe do poklapanja vrednosti. Frekvencija izlaznog signala računa se po sledećoj formuli:


$$f_{OC0A} = \frac{f_{clk_{I/O}}}{2 \cdot N \cdot (1 + OCR0A)}, \text{ gde je } N \text{ faktor deljenja frekvencije (1, 8, 64, 256 ili 1024)}$$

3. **Brzi PWM mod:** u ovom modu generator signala generiše PWM signal. Početna vrednost brojača je 0x00, a krajnja vrednost je 0xFF. Vrednost izlaznog pina OC0A, odnosno OC0B se postavlja na 1 pri preticanju tajmera (prelasku sa 0xFF na 0x00), a vraća se na 0 pri dostizanju vrednosti u OCR0A, odnosno OCR0B registru. Moguća je i opcija pri kojoj je logika na izlaznim pinovima invertovana.
4. **Fazno korektni PWM mod:** u ovom modu tokom jedne periode PWM signala tajmer broji prvo unapred od 0x00 do 0xFF, a zatim unazad od 0xFF do 0x00, pri čemu se promene stanja na izlazu dešavaju u trenucima dostizanja vrednosti u OCR0A, odnosno OCR0B registru.


Vremenski dijagrami

Na narednim slikama su prikazani vremenski dijagrami aktivacije prekida u slučajevima bez preskalera (sa i bez preskalera) i u slučaju sa komparatorom.

Bez preskalera



Sa preskalером ($f_{clk_I/O}/8$)



Sa komparatorom

