


-Brojači i konačni automati-






Brojači


- Sekvencijalne mreže čija sekvenca stanja predstavlja **repetitivni ciklus**
- **Po načinu taktovanja** flipflopova koji čine register stanja dele se na:
 - **Redne (asinhrone)**- kod kojih se takt signal dovodi samo na **prvi flipflop** u nizu. Svaki sledeći flipflop je taktovan od strane izlaza prethodnog, što znači da se promena stanja obavlja redno.
 - **Paralelne (sinhrone)**, kod kojih se svi flipflopovi okidaju istovremeno (sinhrono), zajedničkim takt signalom
- **Sekvence stanja** u okviru ciklusa brojanja:
- **Brojače naviše**, kod kojih je sledeće stanje za 1 veće od prethodnog
- **Brojače naniže**, kod kojih je sledeće stanje za 1 manje od prethodnog
- **Brojače sa proizvoljnom sekvencom stanja**
- Ukupan broj stanja u jednom ciklusu je **modul** ili **osnova brojanja**.
- Potpun ciklus brojanja ili nepotpun (skraćen) ciklus brojanja

Redni brojači

- **Primeri:** redni brojač naviše i naniže modula 8, realizovan korišćenjem T-flipflop-a
- Takt ulaza sledećeg flipflop-a vezan je za invertovani izlaz prethodnog flipflop-a
- Q1 menja stanje kada se Q0 menja sa 1 na 0
- Vremenski dijagrami



(a) Logička šema




(b) Vremenski dijagram


Slika 1: Redni brojač naviše modula 8

Redni brojači

- **Primeri:** redni brojač naviše i naniže modula 8, realizovan korišćenjem T-flipflopova
- Flipflop k se taktuje neinvertovanim izlazom prethodnog flipflopova Q_{k-1}
- Vremenski dijagrami
- Redni brojači: signal na izlazu ima dvostruku manju frekvenciju od signala koji ga taktuje- **delitelji frekvencija** (n-flipflopova u nizu izlaz poslednjeg daje signal frekvencije $f_{clk}/2^n$)



(a) Logička šema




(b) Vremenski dijagram


Slika 2: Redni brojač naniže modula 8

Redni brojači

- Primeri sa prethodnih slajdova- zanemarena kašnjenja propagacije kroz flipflopove.
- U praksi- **kašnjenja se akumuliraju** i ukupno kašnjenje je proporcionalno broju flipflopova u nizu što ograničava maksimalnu dozvoljenu frekvenciju rada brojača.
- Drugi nepoželjni efekat: **parazitna stanja**- neistovremene promene stanja na flipflopovima i traju do uspostavljanja ispravnog stanja.
- Ograničenja se prevazilete upotrebom paralelnih sinhronih brojača (složenija konstrukcija, ali sincrona promena stanja).



(a) Logička šema



(a) Logička šema

Parelalni brojači

- **Primer:** brojač unapred modula 8, realizovan korišćenjem T-flipflop-a
- 3 flipflopa za prolaz kroz 8 stanja u okviru ciklusa brojanja
- Tabela stanja/prelaza
- Eksitaciona tabela T-ff

Trenutno stanje				Pobuda FF			Naredno stanje			
S_i	Q_2	Q_1	Q_0	T_2	T_1	T_0	Q'_2	Q'_1	Q'_0	S'_i
0	0	0	0	0	0	1	0	0	1	1
1	0	0	1	0	1	1	0	1	0	2
2	0	1	0	0	0	1	0	1	1	3
3	0	1	1	1	1	1	1	0	0	4
4	1	0	0	0	0	1	1	0	1	5
5	1	0	1	0	1	1	1	1	0	6
6	1	1	0	0	0	1	1	1	1	7
7	1	1	1	1	1	1	0	0	0	0

(a) Tabela stanja/prelaza

Q	Q'	T
0	0	0
0	1	1
1	0	1
1	1	0

(b) Eksitaciona tabela T-ff

Paralelni brojači

- Određivanje **pobude paralelnog brojača** unapred realizovanog korišćenjem T-flipflop-a
- Pobuda obezbeđuje **kombinacionu mrežu** čiji ulazi su promenljive stanja Q_2 , Q_1 i Q_0 a izlazi se vode na ulaze flipflopova T_2 , T_1 , T_0
- Funkcije pobude se dobijaju minimizacijom korišćenjem Karnoovih tabela

		$Q_1 Q_0$			
		00	01	11	10
Q_2	0	0	0	1	0
	1	0	0	1	0

$$(a) \ T_2 = Q_1 \cdot Q_0$$

		$Q_1 Q_0$			
		00	01	11	10
Q_2	0	0	1	1	0
	1	0	1	1	0

$$(b) \ T_2 = Q_0$$


		$Q_1 Q_0$			
		00	01	11	10
Q_2	0	1	1	1	1
	1	1	1	1	1

$$(c) \ T_2 = 1$$

Slika 4: Određivanje funkcija pobude flipflopova

Parelalni brojači

- Na osnovu dobijenih funkcija pobude, crta se šema paralelnog brojača
- Takt signala je zajednički dovodi se istovremeno na sve flipflopove-sinhrono okidanje pri pojavi aktivne ivice takta




Slika 5: Logička šema paralelnog brojača modula 8




Integrисани бројачи и бројачи са скраћеним циклусом

- Често се израђују као интегрисане компоненте, са dodатним kontrolним signalima чijim korišćenjem je moguće uticati na ciklus бројања
- Signalni 4-bitnog интегрисаног бројача:

- $Q_3..Q_0$ - излази flipflopova koji predstavljaju stanje бројача
- $D_3..D_0$ - улази preko коjih je moguće izvršiti паралелни upis novog stanja u бројач
- CLK (engl. Clock) - улаз за сигнал текта
- E (engl. Enable) - сигнал дозволе бројања; kada je $E = 0$, бројач задржава stanje u kom se zatekao, a kada je $E = 1$, бројач се inkrementира u svakoj periodi текта
- LD (engl. Load) - kada je ovaj сигнал активан (tj. $LD = 1$), u narednoj periodi текта se u бројач upisuje stanje koje je postavljeno na улазима $D_3..D_0$
- RST (engl. Reset) - поставља бројач u почетно stanje $Q_3Q_2Q_1Q_0 = 0000_2$; reset može biti sinhroni (čeka sledeću aktivnu ivicu текта) ili asinhroni (бројач se resetuje odmah po aktiviranju RST signala)
- Cout (engl. Carry out) - ovaj сигнал се активира (tj. $C_{out} = 1$) kada se бројач нађе u poslednjem stanju $Q_3Q_2Q_1Q_0 = 1111_2$; користи се при каскадирању интегрисаних бројача, kako bi se realizovao бројач модула većeg od 16.




(a) Šematski simbol



Integrисани бројачи и бројачи са скраћеним циклусом

- Табела приказује понаšање **4-bitног интегрисаног бројача** у зависности од стања контролних сигнала.
- Сигнал дозволе E на највишем приоритету
- Бројач може да менja стање у моменту nailaska aktivne (rastuće) ivice takta, под uslovom da je E = 1, a funkcija mu je odredena стanjima preostalih контролних улаза.
- Следећи по приоритету је RST- dovodi улаз до resetovanja бројача, уколико је активан у trenutku okidanja
- Najniži prioritet има улаз LD koji dovodi do paralelnog upisa стања dovodenog на улазе D_{3..D₀}
- Poslednji slučaj u tabeli uobičajena situacija kada бројач обавља primarnu функцију u svakom period takta



(a) Šematski simbol

E	CLK	RST	LD	$Q'_3Q'_2Q'_1Q'_0$	operacija
0	X	X	X	$Q_3Q_2Q_1Q_0$	zadržava стање
1	↑	1	X	0 0 0 0	reset
1	↑	0	1	$D_3D_2D_1D_0$	paralelni upis
1	↑	0	0	$Q_3Q_2Q_1Q_0 + 1$	broji

(b) Funkcionalna tabela



Integrисани бројачи и бројачи са скраћеним циклусом

- 4-bitni integrисани бројач који је управо описан може да prolazi kroz ukupno $2^4 = 16$ stanja
- Ако су на располaganju 2 бројача, njihovом комбинацијом могуће је реализовати 8-bitni бројач модула 256
- Излаз Cout везује се на сигнал дозволе бројања другог бројача, чији излази представљају виша 4-bitna 8-bitnog бројача $Q_7..Q_4$
- Бројач менја стање тачно једном на сваких 16 периода такта првог бројача
- Тактни сигнал је zajеднички за оба integrисана бројача

stanje	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	Q_0	Cout
0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	1	0
...
15	0	0	0	0	1	1	1	1	1
16	0	0	0	1	0	0	0	0	0
17	0	0	0	1	0	0	0	1	0
...
31	0	0	0	1	1	1	1	1	1
32	0	0	1	0	0	0	0	0	0
...
255	1	1	1	1	1	1	1	1	1
0	0	0	0	0	0	0	0	0	0


Tabela 1: Tabela стања бројача модула 256

Integrисани бројачи и бројачи са скраћеним циклусом

- **Пример:** Бројач модула 100
- Скраћивање циклуса бројања 8-битног бројача са 256 на 100 активирањем сигнала за ресет (RST=1)


$$99_{10} = 0110\ 0011_2$$

$$RST = Q_6 \cdot Q_5 \cdot Q_1 \cdot Q_0$$



Slika 7: Бројач модула 100

Konačni automati




Konačni automati

- Šira klasa sekvencijalnih mreža, pored **trenutnog stanja** mreže na sledeće stanje utiču i **dodatni ulazni signali**
- *Tri funkcionalna bloka:*
 1. **Blok za određivanje narednog stanja** (ulazna kombinaciona mreža)
 2. **Registar stanja** (memorijski element)
 3. **Blok za određivanje izlaznih promenljivih** (izlazna kombinaciona mreža)

Podela konačnih automata (na osnovu načina formiranja izlaza):

1. **Milijev automat (automat klase A)**
2. **Murov automat (automat klase B i C)**

Konačni automati




Slika 8: Struktura konačnih automata klase A, B i C

Ponašanje konačnih automata može se opisati na više načina, među kojima su najčešće korišćeni:

- **Dijagram stanja (bubble dijagram)**
- **Tablica prelaza/izlaza**
- **Tekstualni opis**

Konačni automati

- **Primer:** Dvobitni bidirekcionni (dvosmerni) brojač sa signalom dozvole brojanja (E)
- 2 flipflopa, ukupan broj stanja 4
- Realizacija korišćenjem D-flipflop-a
- S – smer brojanja
- $E=0$ -automat zadržava stanje
- Stanje (kružići), prelazi (strelice)



(a) Dijagram stanja dvobitnog bidirekcionog

Konačni automati

- *Na osnovu dijagrama stanja popunjava se tabela prelaza*
- *Pobuda na osnovu eksitacione tabele D-flipflop-a*

Trenutno stanje		Ulagani signali		Naredno stanje		Pobuda FF	
Q_1	Q_0	E	S	Q'_1	Q'_0	D_1	D_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	1	1	1	1
0	0	1	1	0	1	0	1
0	1	0	0	0	1	0	1
0	1	0	1	0	1	0	1
0	1	1	0	0	0	0	0
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	0
1	0	0	1	1	0	1	0
1	0	1	0	0	1	0	1
1	0	1	1	1	1	1	1
1	1	0	0	1	1	1	1
1	1	0	1	1	1	1	1
1	1	1	0	1	0	1	0
1	1	1	1	0	0	0	0

(b) Tabela prelaza/izlaza

Slika 9: 2-bitni bidirekcionni brojač

Konačni automat

- Na osnovu **tabele prelaza/izlaza**, minimizacijom se određuju **funkcije pobude flipflopova** u zavisnosti od stanja automata i od ulaznih promenljivih.
- Projektovanje ulazne kombinacione mreže (funkcije pobude i realizacija automata)

$$D_1 = Q_1 \cdot \bar{E} + Q_1 \cdot \bar{Q}_0 \cdot S + Q_1 \cdot Q_0 \cdot \bar{S} + \bar{Q}_1 \cdot Q_0 \cdot E \cdot S + \bar{Q}_1 \cdot \bar{Q}_0 \cdot E \cdot \bar{S}$$

$$D_0 = Q_0 \cdot \bar{E} + \bar{Q}_0 \cdot E$$

