{"id":14,"date":"2018-03-07T08:37:11","date_gmt":"2018-03-07T08:37:11","guid":{"rendered":"http:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/?post_type=specifikacija&#038;p=14"},"modified":"2021-07-03T08:40:58","modified_gmt":"2021-07-03T08:40:58","slug":"specifikacija-predmeta","status":"publish","type":"specifikacija","link":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/specifikacija\/specifikacija-predmeta\/","title":{"rendered":"ET: Projektovanje slo\u017eenih digitalnih sistema"},"content":{"rendered":"<div class=\"td-post-header\">\n<header class=\"td-post-title\">\n<div class=\"td-module-meta-info\">\n<div>\n<div class=\"td-post-content\">\n<h1>Cilj predmeta<\/h1>\n<p>Sticanje znanja iz oblasti arhitekture savremenih slo\u017eenih digitalnih sistema i projektovanje na osnovu zadate specifikacije, kori\u0161\u0107enjem mogu\u0107osti VHDL jezika. Projektovanje hardvera kori\u0161\u0107enjem savremenih EDA alata.<\/p>\n<h1>Ishodi predmeta<\/h1>\n<ul>\n<li>sposobnost projektovanja savremenog slo\u017eenog digitalnog sistema pomo\u0107u VHDL jezika na osnovu zadate specifikacije<\/li>\n<li>sposobnost sprovo\u0111enja sinteze kori\u0161\u0107enjem RTL metodologije i savremenih alata za sintezu hardvera<\/li>\n<\/ul>\n<h1>Sadr\u017eaj predmeta<\/h1>\n<p>VHDL jezik za opis digitalnih sistema. Napredne mogu\u0107nosti VHDL jezika. Podprogrami, procedure, funkcije. Paketi i njihovo kori\u0161\u0107enje. Alias naredbe. Generici. Komponente i konfiguracije. Generate naredbe. Atributi i grupe. Sistematski pristup projektovanju slo\u017eenih digitalnih sistema. Datapath i control path. Proto\u010dna (pipelined) i paralelna obrada.<\/p>\n<\/div>\n<\/div>\n<\/div>\n<\/header>\n<\/div>\n","protected":false},"featured_media":0,"template":"","class_list":["post-14","specifikacija","type-specifikacija","status-publish","hentry"],"acf":[],"publishpress_future_workflow_manual_trigger":{"enabledWorkflows":[]},"_links":{"self":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/wp-json\/wp\/v2\/specifikacija\/14","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/wp-json\/wp\/v2\/specifikacija"}],"about":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/wp-json\/wp\/v2\/types\/specifikacija"}],"version-history":[{"count":16,"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/wp-json\/wp\/v2\/specifikacija\/14\/revisions"}],"predecessor-version":[{"id":84,"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/wp-json\/wp\/v2\/specifikacija\/14\/revisions\/84"}],"wp:attachment":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/et-projektovanje-slozenih-digitalnih-sistema\/wp-json\/wp\/v2\/media?parent=14"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}