{"id":14,"date":"2018-03-07T08:37:11","date_gmt":"2018-03-07T08:37:11","guid":{"rendered":"http:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/?post_type=specifikacija&#038;p=14"},"modified":"2026-09-01T14:26:12","modified_gmt":"2026-09-01T14:26:12","slug":"specifikacija-predmeta","status":"publish","type":"specifikacija","link":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/specifikacija\/specifikacija-predmeta\/","title":{"rendered":"Funkcionalna verifikacija hardvera"},"content":{"rendered":"<p>Prema novom nastavnom planu uskla\u0111enom po Bolonjskoj deklaraciji nastava iz ovog predmeta odvija se u toku VIII semestra na smeru za Mikrora\u010dunarsku elektroniku, usmerenje Embeded sistemi i algoritmi.<\/p>\n<p>&nbsp;<\/p>\n<p><u><strong>Ishodi obrazovanja<\/strong><\/u><\/p>\n<p>Namera ovog kursa je da studente uvede u oblast savremenih metodologija za verifikaciju slo\u017eenih digitalnih sistema.<\/p>\n<p>Ishodi obrazovanja:<\/p>\n<ul>\n<li>upoznavanje sa savremenim metodologijama za funkcionalnu verifikaciju digitalnih sistema<\/li>\n<li>sposobnost izrade verifikacionog plana za verifikaciju zadatog digitalnog sistema<\/li>\n<li>razumevanje strukture savremenog verifikacionog okru\u017eenja, kao i funkcije svakog od standardnih modula koji \u010dine verifikaciono okru\u017eenje<\/li>\n<li>razumevanje koncepta slu\u010dajnog generisanja test vektora i sposobonost razvoja stimulus generatora bazirnog na slu\u010dajnim test vektorima<\/li>\n<li>razumevanje koncepta referentnog modela i sposobnost razvoja istog<\/li>\n<li>razumevanje koncepta strukturne i funkcionalne pokrivenosti<\/li>\n<li>poznavanje UVM metodologije i mogu\u0107nost razvoja savremenih UVM verifikacionih okru\u017eenja kori\u0161\u0107enjem SystemVerilog jezika<\/li>\n<\/ul>\n","protected":false},"featured_media":0,"template":"","class_list":["post-14","specifikacija","type-specifikacija","status-publish","hentry"],"acf":[],"publishpress_future_workflow_manual_trigger":{"enabledWorkflows":[]},"_links":{"self":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/wp-json\/wp\/v2\/specifikacija\/14","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/wp-json\/wp\/v2\/specifikacija"}],"about":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/wp-json\/wp\/v2\/types\/specifikacija"}],"version-history":[{"count":145,"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/wp-json\/wp\/v2\/specifikacija\/14\/revisions"}],"predecessor-version":[{"id":573,"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/wp-json\/wp\/v2\/specifikacija\/14\/revisions\/573"}],"wp:attachment":[{"href":"https:\/\/www.elektronika.ftn.uns.ac.rs\/funkcionalna-verifikacija-hardvera\/wp-json\/wp\/v2\/media?parent=14"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}