Prema nastavnom planu i programu nastava iz ovog predmeta odvija se u toku I semestra na MAS, smer za Embeded sisteme i algoritme.
Specifikacija predmeta
Oznaka predmeta: EM502Broj ESPB: 6
Broj časova aktivne nastave nedeljno: 3+2
Nastavni kadar
Nastavnik:dr Ivan Mezei, vanr. prof., Kabinet: NTP135, telefon: 485 4519, email: imezei(at)uns.ac.rs
Konsultacije: po dogovoru
Asistenti: MSc Đorđe Mišeljić, Kabinet: , telefon: 485 ...., email: (at)uns.ac.rs
Način polaganja ispita
Način formiranja ocene:
Završna ocena formira se na osnovu pokazanih rezultata u savlađivanju teorijskog i praktičnog (laboratorijskog) dela predmeta. Ocena iz teorijskog dela predmeta učestvuje sa 50% u završnoj oceni i formira se na osnovu rezultata kolokvijuma. Ocena iz laboratorijskih vežbi učestvuje sa 50% u završnoj oceni i obuhvata uredno pohađanje vežbi. Deo ocene student može da dobije za uspešto urađen studentski projekat ili seminarski rad.
Materijal za predavanja:
Predavanja 2020/21
Okvirni plan predavanja:
Uvodno predavanje
Tema #1 - Principi projektovanje procesora
Tema #2 - Skup instrukcija
Tema #3 - RISC-V mikroprocesor
Tema #4 - Principi protočne obrade
Tema #5 - Hazardi protočne obrade i neke metode za njihovo razrešavanje (1, 2, 3)
Tema #6 - Predviđanje programskih skokova (1, 2)
Tema #7 - Out of order izvršavanje
Tema #8 - Spekulativno izvršavanje
Tema #9 - Superskalarni procesori
Tema #10 - Skrivena memorija
Literatura:
1. David A. Patterson, John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface, RISC-V edition", The Morgan Kaufmann, 2018.
Predavanja do 2020:
Spisak tema.
Početni materijal za 1. deo (1, 2). Dodatni materijal (zip).
Spisak pitanja iz prvog dela.
Zbirni materijal za 2. deo (1, 2).
Spisak pitanja iz drugog dela.
Dodatna literatura:
2. Sarah L. Harris and David Money Harris, "Digital Design and Computer Architecture: ARM® Edition", Elsevier, 2015.
3. David A. Patterson, John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface, ARM edition", The Morgan Kaufmann, 2017.
4. Jason Patterson, "Modern microprocessors - 90 minute guide", 2016.
Okvirni plan predavanja:
Uvodno predavanje
Tema #1 - Principi projektovanje procesora
Tema #2 - Skup instrukcija
Tema #3 - RISC-V mikroprocesor
Tema #4 - Principi protočne obrade
Tema #5 - Hazardi protočne obrade i neke metode za njihovo razrešavanje (1, 2, 3)
Tema #6 - Predviđanje programskih skokova (1, 2)
Tema #7 - Out of order izvršavanje
Tema #8 - Spekulativno izvršavanje
Tema #9 - Superskalarni procesori
Tema #10 - Skrivena memorija
Literatura:
1. David A. Patterson, John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface, RISC-V edition", The Morgan Kaufmann, 2018.
Predavanja do 2020:
Spisak tema.
Početni materijal za 1. deo (1, 2). Dodatni materijal (zip).
Spisak pitanja iz prvog dela.
Zbirni materijal za 2. deo (1, 2).
Spisak pitanja iz drugog dela.
Dodatna literatura:
2. Sarah L. Harris and David Money Harris, "Digital Design and Computer Architecture: ARM® Edition", Elsevier, 2015.
3. David A. Patterson, John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface, ARM edition", The Morgan Kaufmann, 2017.
4. Jason Patterson, "Modern microprocessors - 90 minute guide", 2016.
Materijal za laboratorijske/računarske vežbe:
Vežba 1 - Upoznavanje sa RISC-V procesorom
Vežba 2 - Single-cycle RISC-V; Izvorni kodovi.
Vežba 3 - RISC-V sa protočnom obradom; Izvorni kodovi.
Vežba 4 - Skrivene (keš) memorije
Vežba 1 - Upoznavanje sa RISC-V procesorom
Vežba 2 - Single-cycle RISC-V; Izvorni kodovi.
Vežba 3 - RISC-V sa protočnom obradom; Izvorni kodovi.
Vežba 4 - Skrivene (keš) memorije
Dodatne informacije
-RISC-V simulatori: Ripes, BRISCV
-Razlike između VHDL-a i Verilog-a
-Pregled većine proizvođača mikroprocesora iz 1977, 2004 i iz 2010.
-Razlike između VHDL-a i Verilog-a
-Pregled većine proizvođača mikroprocesora iz 1977, 2004 i iz 2010.