Napredni mikroprocesorski sistemi

Datum poslednje izmene: 18.12.2019.

Prema nastavnom planu i programu nastava iz ovog predmeta odvija se u toku I semestra na MAS, smer za Embeded sisteme i algoritme.

Specifikacija predmeta

Oznaka predmeta: EM502
Broj ESPB: 6
Broj časova aktivne nastave nedeljno: 3+2

Nastavni kadar

Nastavnik:
dr Ivan Mezei, vanr. prof., Kabinet: F309, telefon: 485 2552, email: imezei(at)uns.ac.rs
Konsultacije: po dogovoru
 
Asistenti: ., Kabinet: , telefon: 485 25.., email: (at)uns.ac.rs
 

Način polaganja ispita

Način formiranja ocene:
Završna ocena formira se na osnovu pokazanih rezultata u savlađivanju teorijskog i praktičnog (laboratorijskog) dela predmeta. Ocena iz teorijskog dela predmeta učestvuje sa 50% u završnoj oceni i formira se na osnovu rezultata kolokvijuma. Ocena iz laboratorijskih vežbi učestvuje sa 50% u završnoj oceni i obuhvata uredno pohađanje vežbi. Deo ocene student može da dobije za uspešto urađen studentski projekat ili seminarski rad.

Materijal za predavanja:
Uvodno predavanje

Tema #1 - Principi projektovanje procesora

Tema #2 - Skup instrukcija

Tema #3 - RISC-V mikroprocesor

Tema #4 - Principi protočne obrade

Tema #5 - Hazardi protočne obrade i neke metode za njihovo razrešavanje (1, 2, 3)

Tema #6 - Predviđanje programskih skokova (1, 2)

Tema #7 - Out of order izvršavanje

Tema #8 - Spekulativno izvršavanje

Tema #9 - Superskalarni procesori

Tema #10 - Skrivena memorija

Početni materijal za 1. deo (1, 2).

Dodatni materijal (zip).

Spisak pitanja iz prvog dela.

Tema #11 - Uvod u bežične senzorske mreže.

Tema #12 - Principi projektovanja bežičnih senzorskih mreža.

Tema #13 - Arhitektura i komunikacione tehnologije bežičnih senzorskih mreža.

Tema #14 - Komunikacioni protokoli i načini rutiranja bežičnih senzorskih mreža.

Tema #15 - Primene bežičnih senzorskih mreža.

Tema #16 - Internet of Things; 6LowPAN

Tema #17 - Long range i short range low power IoT mrežne tehnologije

Tema #18 - LoRaWAN i NB-IoT

Zbirni materijal za 2. deo (1, 2).

Spisak pitanja iz drugog dela.

Literatura:

1. David A. Patterson, John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface, RISC-V edition", The Morgan Kaufmann, 2018.

2. Sarah L. Harris and David Money Harris, "Digital Design and Computer Architecture: ARM® Edition", Elsevier, 2015.

3. David A. Patterson, John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface, ARM edition", The Morgan Kaufmann, 2017.

4. Jason Patterson, "Modern microprocessors - 90 minute guide", 2016.

 

Materijal za laboratorijske/računarske vežbe:
 

Vežba 1 - Upoznavanje sa RISC-V procesorom
Vežba 2 - Single-cycle RISC-V; Izvorni kodovi.
Vežba 3 - RISC-V sa protočnom obradom; Izvorni kodovi.

Dodatne informacije

-RISC-V simulatori: Ripes,  BRISCV
-Razlike između VHDL-a i Verilog-a
-Pregled većine proizvođača mikroprocesora iz 1977, 2004 i iz 2010.