


## Vežba 2

# Hardverska implementacija Single cycle RISC-V arhitekture

### 1. Uvod

Na prethodnim vežbama objašnjen je RISC-V set instrukcija i kako se na osnovu njega može napisati jednostavan program, dok će u nastavku biti objašnjeni osnovni principi i tehnike implementacije procesora koji podržava taj set instrukcija. No, da bi se oni razumeli neophodno je prvo razumeti funkcionalnost procesora počevši od njegove pojednostavljene predstave na visokom nivou abstrakcije.

Kao što je već pomenuto, procesor izvršava program predstavljen pomoću niza instrukcija, pri čemu se prilikom izvršavanja generišu određeni rezultati ili međurezultati. Da bi procesor mogao da izvršava program on mora da ima pristup memorijskim lokacijama na kojima je program smešten i mora da ima pristup memorijskim lokacijama u koje može da smešta, odnosno iz kojih može da preuzima određene podatke. Na slici 1 je prikazana konfiguracija koja ilustruje prethodno opisano:



Slika 1. Pojednostavljena predstava procesora na visokom nivou apstrakcije

Konfiguracija sa slike 1 ilustruje da procesor komunicira sa dve memorije. U prvu se smeštaju instrukcije, a u drugu podaci, pri čemu se komunikacija obavlja preko dva interfejsa:

- Interfejsa za komunikaciju sa memorijom za instrukcije, koji mora da obezbedi samo mogućnost čitanja
- Interfejsa za komunikaciju sa memorijom za podatke, koji mora da obezbedi i čitanje i pisanje.


## 2. Single-cycle processor

Prva i najjednostavnija implementacija procesora koja će biti objašnjena jeste Single-Cycle implementacija, specifična po tome da svaku instrukciju izvršava tačno jedan takt. Njena jednostavnost ima cenu, a to su lošije performanse u odnosu na druge implementacije (npr. Procesor sa protočnom obradom) i retko se koristi u savremenim procesorima, ali je korisna za edukativne svrhe jer predstavlja odličnu uvertiru u svet procesora.

Kako bi procesor izvršio određeni program, on mora da bude u stanju da prepozna svaku od instrukcija koje čine program i da izvrši određenu operaciju u zavisnosti od primljene instrukcije. No, kako je RISC-V set instrukcija veliki, na ovim i narednim vežbama biće implementiran samo osnovni podskup instrukcija, dok se čitaocu ostavlja da taj podskup instrukcija samostalno proširi. Instrukcije koje će biti implementirane su sledeće:

- Instrukcije koje omogućavaju pristup memoriji sa podacima: učitaj reč ( $lwr$ ) i skladišti reč ( $swr$ ), sa oznakama  $lwr$  i  $swr$  respektivno.
- Instrukcije koje izvršavaju aritmetičko logičke operacije: sabiranje, oduzimanje, logičko i i logičko ili, sa oznakama  $add$ ,  $sub$ ,  $and$  i  $or$  respektivno.
- Instrukcija uslovnog skoka ( $beq$ ) koja omogućava skok ukoliko je ispunjen uslov jednakosti, sa oznakom  $beq$ .
- Instrukcija sabiranja sa konstantom ( $addi$ ) sa oznakom  $addi$ .

Iako mali, ovaj podskup instrukcija će ilustrovati najvažnije principe korišćene u projektovanju procesora, dok će implementacija ostalih instrukcija zahtevati minimalne modifikacije. Na sledećoj slici je prikazana arhitektura procesora koja implementira prethodni set instrukcija:




Slika 2. RISC-V procesor

Hardverska implementacija sa slike 2 je podeljena na dve velike celine: **Control Path** (pobojeno plavo na slici) i **Data Path**. **Control Path** se sastoji od osnovnih komponenti neophodnih da bi se izvršile prethodno navedene instrukcije i razlog korišćenja svake od njih biće objašnjen u nastavku. **Control Path** predstavlja logiku za kontrolu komponenti u **Data Path** u zavisnosti od instrukcije koju procesor trenutno izvršava, **Control Path** generiše signale koji upravljaju komponentama u **Data Path**-u na takav način da se izvrši adekvatna operacija (npr. ALU će izvršiti sabiranje ukoliko je procesor prihvatio ADD instrukcija). **Data Path** će detaljno biti objašnjen u nastavku. Na prethodnoj slici se može dobiti dojam da se memorija za instrukcije i memorija za podatke nalaze u datapath-u, odnosno da se nalaze unutar procesora, no, one su tu samo radi lakšeg vizuelnog prikaza i **ne pripadaju** arhitekturi procesora.

Bitno je naglasiti da će arhitektura procesora biti 32-bitna, odnosno sve instrukcije i podaci će biti predstavljeni sa 32 bita.

## 2.1 Datapath

Razuman početak implementacije datapath celine jeste da se razjasne glavne komponente neophodne da se izvrši svaka klasa RISC-V instrukcija. Te komponente su zadužene za prihvatanje instrukcije iz memorije i prikazane su na sledećoj slici:




Slika 3. Inkrement programskog brojača i ekstrakcija instrukcije

Memorija za instrukcije je memorija sa asinhronim čitanjem i u njoj je smešten program koji treba da se izvrši. Koja instrukcije će biti ekstrahovana iz memorije zavisi od programskog brojača (PC na slici 3) koji generiše adresu na kojoj se nalazi naredna instrukcija. Sa slike 3 se može videti da se programski brojač uvek uvećava za 4 pomoću ~~komponente~~komponente koja predstavlja sabirač. Razlog za to je memorija za instrukcije koje je bajt adresibilna, odnosno četiri lokacije u memoriji predstavljaju jednu instrukciju i zato je naredna instrukcija pomerena u odnosu na prethodnu za 4 (instrukcija je 32-bitna, a to je 4 bajta). Takođe bitno je naglasiti da je programski brojač registar, što znači da će se naredna vrednost na njegovom izlazu pojaviti tek pri pojavi rastuće ivice takta, a kako je memorija za instrukcije memorija sa asinhronim čitanjem, pri svakoj promeni stanja programskog brojača promeniće se i izlaz memorije.

## 2.1.1 Implementacija ADD, SUB, OR, AND instrukcija

Nakon što je implementirana logika za prihvatanje naredne instrukcije počinje se sa proširivanjem arhitekture sa slike 3 dodatnim komponentama kako bi se podržale instrukcije.



Slika 4. Proširenje procesora kako bi podržao add, sub, or i and instrukcije

Slika 4 ilustruje da je neophodno dodati dve nove komponente: Registarsku banku i aritmetičko logičku jedinicu.

Registarska banka sadrži 32 registra širine 32 bita (arhitektura je 32-bitna) i uloga svakog od registara objašnjena je na prethodnim vežbama. Komunikacija sa registarskom bankom odvija se preko dva interfejsa za čitanje i jednog interfejsa za upis podataka i razlog za to je format samih instrukcija. Primera radi, instrukcije koje pripadaju R tipu instrukcija moraju da pristupe na 3 lokacije istovremeno u registarskoj banci, sa dve treba da pročitaju i u treću treba da upišu rezultat operacije. Opis interfejsa je sledeći:

- Interfejsi za **čitanje** podataka sastoji se iz dva pristupa: rsN\_address i rsN\_data (slovo N predstavlja broj 1 ili 2). rsN\_address je ulazni port koji predstavlja adresu sa koje treba pročitati podatak, dok je rsN\_data izlazni port na kome će se pojaviti vrednost registra sa željene adrese. **Čitanje podataka iz memorije je asinhrono.**
- Interfejs za **upis** podataka se sastoji iz rd\_address, rd\_data i rd\_we pristupa. Rd\_address ulaz predstavlja adresu registra u koji se želi upisati podatak, rd\_data predstavlja port preko koga se željena vrednost upisuje u registar i rd\_we port predstavlja signal dozvole upisa u registarsku banku (Kontrolni signali

iz  $\hat{O}\{d\}|\hat{U}\hat{\alpha}\hat{\alpha}$  celine kontrolišu njegovu vrednost). **Upis podataka u memoriju je sinhron.**

Sa slike 4 se može videti da je na svaki adresni ulaz registarske banke dovedeno 5 bita instrukcije, odnosno bitovi 19 do 15 su dovedeni na rs1\_address port, bitovi 24 do 20 su dovedeni na rs2\_address port i bitovi 11 do 7 su dovedeni na rd\_address port. Da bi se razumelo zašto se baš ovi bitovi dovode na pomenute adresne ulaze, napraviće se osvrt na format R tipa instrukcije. On je prikazan na sledećoj slici:

funct7	rs2	rs1	funct3	rd	opcode
7 bita(31:25)	5 bita(24:20)	5 bita (19:15)	3 bita (14:12)	5 bita(11:7)	7 bita(6:0)

Slika 5. Format R tipa instrukcije

U ovom trenutku, pri kreiranju  $\hat{\alpha}\hat{\alpha}\hat{\alpha}\hat{\alpha}\hat{\alpha}$  celine, bitna su nam 3 polja prikazana na slici 5 i ta polja su rs2, rs1 i rd. Unutar njih je sadržana informacija o tome iz kojih registara registarske banke se čita (rs1 i rs2) i gde se smešta rezultat izvršene operacije (rd). Odnosno ta polja predstavljaju adrese registara u registarskoj banci. Na osnovu ove informacije jasno je zašto se prethodno pomenuti bitovi instrukcije dovode na tačno određene adresne ulaze registarske banke.


Druga komponenta koja je dodata jeste aritmetičko logička jedinica (na slici 4 označena sa ALU). Njena uloga može da se protumači iz imena, a to je obavljanje aritmetičko logičkih operacija (sabiranje, oduzimanje, logičko ili, logičko i). Interfejs joj se sastoji iz sledećih linija:

- Dva ulazna porta za operande nad kojima treba da se izvrši aritmetičko logička operacija
- Ulaznog porta ( $\hat{\alpha}\hat{\alpha}\hat{\alpha}\hat{\alpha}\hat{\alpha}$  na slici 4), za izbor operacije koju treba izvršiti.
- Izlaznog porta ( $\hat{!}\hat{\wedge}\hat{\cdot}\hat{\vee}\hat{/}$  na slici 4) na kome se pojavljuje rezultat operacije.

Na slici 4 je prikazano da su na ulaze ALU jedinice dovedeni izlazi registarske banke (rs1\_data i rs2\_data), vrednost na  $\hat{\alpha}\hat{\alpha}\hat{\alpha}\hat{\alpha}\hat{\alpha}$  ulazu kontroliše  $\hat{O}\{d\}|\hat{U}\hat{\alpha}\hat{\alpha}$  (on određuje tip operacije koji treba se izvrši). Izlaz (result) je doveden rd\_data ulaz registarske banke.

## 2.1.2 Implementacija instrukcije za upis u memoriju za podatke (sw)

Na slici 6 se može primetiti memorija za podatke koja prilikom implementiranja dosadašnjih instrukcija nije bila pominjana. Razlog je što instrukcije koje su do sada implementirane ne koriste memoriju za podatke, no kako je pristup ovoj memoriji neophodan, u nastavku će se implementirati instrukcije za čitanje i upis u nju. Prva koja će biti implementirana jeste instrukcija za upis ( $\bullet$ ,  $\circ$ ) u memoriju i na sledećoj slici biće prikazano proširenje slike 4 sa četiri dodatne komponente kako bi se pomenuta instrukcija podržala:



Slika 6. Proširenje procesora kako bi podržao  $\bullet$ Y instrukciju

Pre opisivanja pojedinačnih komponenti, napraviće se osvrt na S format instrukcija kome pripada  $\bullet$ ,  $K$

imm(11:5)	rs2	rs1	funct3	imm(4:0)	opcode
7 bita(31:25)	5 bita(24:20)	5 bita (19:15)	3 bita (14:12)	5 bita(11:7)	7 bita(6:0)

Slika 7. S format instrukcije

Polja koja su od interesa za datapath celinu su imm(11:5), rs2, rs1 i imm(4:0). Rs2 predstavlja adresu registra u registarskoj banci čiju vrednost treba upisati u memoriju za podatke. Imm(11:5) i imm(4:0) predstavljaju jednu celinu koja se zove immediate(konstanta), odnosno posmatraju se kao imm(11:0) i ta celina sabira se sa vrednošću na adresi rs1 u registarskoj banci kako bi se dobila adresa na koju je potrebno upisati podatak. Mašinski kod jedne takve instrukcije je sledeći:

Primer: sw a0, 4(a1).

Ovde a0 predstavlja registar rs2 čiju vrednost treba smestiti u memoriju, 4 predstavlja immediate polje ( $00000000100_2 = 4_{10}$ ) i a1 predstavlja rs1. Odnosno

ukoliko je  $a_0=5$  i  $a_1=4$  to znači da će se na adresu 8 ( $a_1 + \text{immediate}$ ) memorije za podatke upisati vrednost registra na adresi 5 u registarskoj banci.

Sada se može preći na opis dodatnih komponenti na slici 6 neophodnih da bi se izvršila  $\text{store}$  instrukcija. Memorija za podatke ima jako jednostavan interfejs koji se sastoji iz sledećih portova:

- $\text{store}$  port određuje sa koje adrese se čita, odnosno na koju adresu se piše.
- $\text{store}$  port predstavlja ulazni port za upis podataka. **Upis je sinhron**
- $\text{store}$  port predstavlja izlazni port čitanja podataka. **Čitanje je asinhrono**
- $\text{store}$  port predstavlja ulazni port dozvole upisa i kontrolisan je od strane signala koji potiče iz  $\text{store}$  signalne. Ukoliko je on na logičkoj jedinici pisanje je dozvoljeno, u suprotnom nije.

Sa slike 6 se može videti da je izlaz ALU jedinice doveden na adresni ulaz memorije sa podacima, razlog tome je sabiranje vrednosti registra na adresi  $\text{rs1}$  i konstante ( $\text{immediate}$ ) pri čemu je neophodno koristiti ALU jedinicu. Na  $\text{store}$  ulaz memorije sa podacima doveden je  $\text{rs2\_data}$  izlaz registarske banke, jer je to informacija koju je potrebno upisati.

Sledeća komponenta je  $\text{store}$ . Njena uloga je da proširi konstantu ( $\text{immediate}$ ) sa 12 bita na 32, pri čemu se gornji biti proširuju nulama ili jedinicama u zavisnosti od najvišeg bita  $\text{immediate}$  polja kako bi se održao predznak konstante. Nezavisno od formata instrukcije, najviši bit  $\text{immediate}$  polja će se uvek poklapati sa najvišim bitom instrukcije ( $\text{instruction}(31)$ ). Ukoliko je on logička jedinica  $\text{immediate}$  se do 32 bita proširuje sa logičkim jedinicama, u suprotnom se proširuje sa logičkim nulama.



Slika 8. Proširivanje jedinica ukoliko je  $\text{instruction}(31) = 1$



Slika 9. Proširivanje nulama ukoliko je  $\text{instruction}(31) = 0$

Proširenje je neophodno uraditi kako bi ALU jedinica mogla da sabere  $\text{immediate}$  polje sa  $\text{rs1\_data}$  izlazom registarske banke jer ona očekuje da oba ulazna operanda budu iste širine od 32 bita. Interfejs  $\text{immediate}$  komponente se sastoji od dva porta:

- $\text{store}$  predstavlja ulazni port preko koga se prima instrukcija.
- $\text{store}$  izlazni port predstavlja prošireno  $\text{immediate}$  polje




Immediate komponenta preko instruction porta dobija instrukciju iz koje izvlači immediate polje koje treba proširiti, ali takođe dobija i  $U$  polje.  $U$  polje je neophodno jer  $U$  komponenta na osnovu njega zaključuje koji format instrukcije je u pitanju i shodno tome vrši proširivanje. Različiti formati zahtevaju različit način proširivanja. U slučaju sw instrukcije, koja ima S format, neophodno je izvršiti konkatanaciju polja imm(11:5) i polja imm (4:0), i onda ih proširiti do 32 bita.

Poslednja komponenta je multiplekser 2 na 1 i on je tu kako bi multipleksirao šta se dovodi na b ulaz ALU jedinice ( $a$  ili  $b$ ). Njega kontroliše  $alu\_op$  preko  $alu\_op$  ulaza.

### 2.1.3 Implementacija instrukcije za čitanje iz memoriju za podatke (lw)

Proširenje slike 6 za  $lw$  instrukciju je sledeće:



Slika 10. Proširenje procesora kako bi podržao  $lw$  instrukciju

Uloga  $lw$  instrukcije jeste da smesti podatak iz memorije za podatke u određeni registar u registarskoj banci i da bi se to izvršilo neophodno je ubaciti dodatne komponente. Da bi se razumela potreba za dodatnim multiplekserom napraviće se osvrt na I format instrukcija kome pripada lw:

imm(11:0)	rs1	funct3	rd	opcode
12 bita(31:20)	5 bita (19:15)	3 bita (14:12)	5 bita(11:7)	7 bita(6:0)

Slika 11. I format instrukcija

Polja koja su u ovom trenutku od interesa su imm(11:0), rs1 i rd. Rd predstavlja registar unutar registarske banke u koji će se smestiti podatak iz memorije, dok suma između rs1 i immediate polja predstavlja adresu u memoriji za podatke sa koje treba da se učita informacija.

U slučaju ove instrukcije immediate komponenta samo treba da proširi imm(11:0) polje instrukcije do 32 bita. Da li će se proširiti logičkim nulama ili jedinicama zavisi od imm(11) bita i to na isti način kao kod prethodne instrukcije.

Dodatna komponenta koja je neophodna jeste multiplexer 2 na 1 i on multipleksira šta će biti upisano u registarsku banku (rezultat alu jedinice ili podatak iz memorije). Njegov selekcionni ulaz je takođe kontrolisan od strane signala iz &[ } d[ ] æ@ celine.

## 2.1.4 Implementacija ADDI instrukcije

Implementacija ADDI instrukcije ne zahteva dodatnu logiku u datapath celini. ADDI instrukcija pripada I formatu instrukcija (slika 11) zbog čega dodatne komponente nisu neophodne i sledeći primer će to ilustrovati:

Primer:

ADDI x10, x11, 10


Prethodna instrukcija sumira vrednost u registru X11 sa konstantom (immediate poljem) i rezultat smešta u registar x10. Na osnovu ovoga se zaključuje da je za sumiranje potrebna ALU jedinica, potrebno je multipleksirati "b" ulaz ALU jedinice<sup>1</sup> i potrebno je proslediti rezultat sumiranja u registarsku banku. Sve nabrojane komponente su već prisutne .

---

<sup>1</sup> Multipleksiranje je neophodno kako bi se na "b" ulaz ALU jedinice prosledila proširena vrednost immediate polja umesto rs2\_data izlaza registarske banke.

## 2.1.5 Implementacija instrukcije uslovnog skoka (BEQ)

Slika 12 ilustruje proširenje slike 8 neophodnim komponentama kako bi procesor podržao instrukciju uslovnog skoka:



Slika 12. Proširenje procesora kako bi podržao  $BEQ$  instrukciju

Prilikom implementiranja svih instrukcija do sada, programski brojač (PC) se uvek uvećavao za konstantnu vrednost, odnosno instrukcije su uvek izvršavane sekvencijalno (jedna za drugom). Sada, dodavanjem instrukcije uslovnog skoka (BEQ), omogućava se skok na proizvoljnu instrukciju u memoriji ukoliko je uslov jednakosti ispunjen. Kako bi se razumele dodatne komponente napraviće se osvrt na SB format instrukcija kome BEQ pripada:

imm(12,10:5)	rs2	rs1	funct3	imm(4:1,11)	opcode
7 bita(31:25)	5 bita(24:20)	5 bita (19:15)	3 bita (14:12)	5 bita(11:7)	7 bita(6:0)

Slika 13. SB format instrukcije

Polja koja nisu od interesa u ovom trenutku su opcode i funct3. Rs1 i rs2 polja sadrže u sebi adrese registara koji se porede i od njihove jednakosti zavisi da li će se desiti skok ili ne. U  $imm(12, 10:5)$  i  $imm(4:1, 11)$  poljima krije se informacija koliko bajtova treba skočiti do željene instrukcije. Da bi se ta informacija dobila  $imm(12, 10:5)$  komponenta mora da izvrši konkatanaciju  $imm(4:1, 11)$  polja instrukcije i nakon toga proširivanje do 32 bita. Konkatanacija se vrši spajanjem 31:25 i 11:7 bitova instrukcije, vodeći računa o poziciji bitova. Odnosno treba uraditi sledeće:



ADRESA	INSTRUKCIJA:
00:	addi a0 , a0, 10
04:	addi a1 , a1, 10
08:	beq a0, a1, L1
12:	add a2, a1, a1
16:	L1:sub a2, a1, a0

Slika 17. Primer mašinskog koda

U ovom slučaju BEQ instrukcija treba da skoči na 16 bajt, odnosno treba da preskoči jednu instrukciju. Kada se BEQ instrukcija pretvori u binarni kod dobija se sledeće :

0000000	01011	01010	000	01000	1100011
7 bita(31:25)	5 bita(24:20)	5 bita (19:15)	3 bita (14:12)	5 bita(11:7)	7 bita(6:0)


Slika 18. Primer BEQ instrukcije

Nakon što se izvrši ekstrahovanje  $\{ \text{op\_imm} \}$  polja instrukcije i izvrši se prethodno opisani postupak konkatanacije i proširivanja, dobija se vrednost  $00000004_{16} = 4_{10}$ . Kako je potrebno preskočiti 8 bajtova a ne 4, neophodno je izvršiti pomeranje u levo za jednu poziciju(ekvivalentno množenju sa 2).

Nakon pomeranja u levo za jednu poziciju, ta vrednost se sabira sa trenutnom vrednošću programskog brojača i trebalo bi da se prosledi do ulaza PC registra. Da li će se proslediti ili ne zavisi od multipleksera koji se nalazi ispred PC registra čiji je selekcionni ulaz kontrolisan od strane  $\text{PC\_Mux\_en}$  kontrolnog signala. Njega generiše  $\text{PC\_Mux\_en}$  da bi to ispravno uradio neophodna mu je informacija o tome da li su operandi koje se porede (primer: a0 i a1 na slici 17) jednaki. Tu informaciju dobija u vidu statusnog signala  $\text{ALU\_eq}$  (slika 12) koji je izlaz iz komparatora koji poredi prethodno pomenute operande.

## 2.2 Controlpath

Nakon kreiranja  $\text{alu}$  celine neophodno je kreirati  $\text{alu}$  koji će kontrolisati prethodno pomenute kontrolne signale. Ubacivanjem komponenti koje pripadaju controlpath celini dobija se sledeća slika:



Slika 18. Proširenje procesora sa  $\text{alu}$  komponentama

Sa slike 18 se može videti da  $\text{alu}$  čine dve komponente:  $\text{alu}$  i  $\text{alu}$ .

$\text{alu}$  komponenta je zadužena za kontrolisanje ALU jedinice, odnosno ona određuju koju instrukciju ALU treba da izvrši. Njen interfejs se sastoji iz sledećih portova:

- $\text{alu\_2bit\_op}$ : 2-bitni ulazni port kontrolisan od strane  $\text{alu}$  komponente..

<sup>3</sup> Razdvajanje na dve komponente nije neophodno, odnosno  $\text{alu}$  i  $\text{alu}$  su mogli biti jedna komponenta.

- funct3: 3-bitni ulazni port preko koga se primaju 3 bita instrukcije koji predstavljaju funct3 polje (instruction(14:12)).
- funct7: 7-bitni ulazni port preko koga se prima 7 bita instrukcije koji predstavljaju funct7 polje (instruction(31:25)).
- alu\_op: 5-bitni izlazni port koji generiše kontrolne signale za upravljanje ALU jedinicom.

Sledeća slika ilustruje kako se u zavisnosti od ulaznih portova generiše  $alu\_op$  kontrolni signal:

Alu_2bit_op ulaz		Funct7 ulaz							Funct3 ulaz			Alu_op izlaz
1	0	6	5	4	3	2	1	0	2	1	0	
0	0	X	X	X	X	X	X	X	X	X	X	00010
X	1	X	X	X	X	X	X	X	X	X	X	00110
1	X	0	0	0	0	0	0	0	0	0	0	00010
1	X	0	1	0	0	0	0	0	0	0	0	00110
1	X	0	0	0	0	0	0	0	1	1	1	00000
1	X	0	0	0	0	0	0	0	1	1	0	00001

Slika 19. Tablica istinosti za alu\_op izlaz

Slika 20 daje informaciju koju operaciju ALU treba da izvrši u zavisnosti od kombinacije koju na svom izlazu generiše  $alu\_op$ .

Alu_op	operacija
00000	Logičko "I"
00001	Logičko "ILI"
00010	Sabiranje
00110	Oduzimanje

Slika 20. Veza  $alu\_op$  kontrolnih signala i operacije koje ALU izvršava

**7cbffc`SXWtXYf`** komponenta je zadužena za generisanje kontrolnih signala kojima se kontrolišu sve ostale komponente u  $cpu$  jedinici i njen interfejs se sastoji iz sledećih portova:

- $funct7$ : ulazni port preko koga se prima donjih 7 bita instrukcije ( $instruction(31:25)$ ).

izlazni port koji se postavlja na visok logički nivo ukoliko je iz instrukcione memorije zahvaćena instrukcija.

- `mem_to_reg`: izlazni port koji se postavlja na visok logički nivo ukoliko instrukcija prihvaćena iz instrukcione memorije upisuje podatak u registarsku banku.
- `alu_2bit_op`: izlazni port koji kontroliše multiplexer ispred aritmetičko logičke jedinice i koji se postavlja na visok logički nivo ukoliko na "b" ulaz ALU jedinice treba da se prosledi signal.
- `alu_src`: izlazni port koji se postavlja na visok logički nivo ukoliko instrukcija prihvaćena iz instrukcione memorije upisuje podatak u memoriju za podatke.
- `mem_to_reg`: izlazni port koji kontroliše multiplexer ispred memorije za podatke i koji se postavlja na visok logički nivo ukoliko je u registarsku banku potrebno upisati podatak iz memorije za podatke, a na nizak ukoliko je potrebno upisati izlaz ALU jedinice
- `alu_2bit_op`: 2-bitni izlazni port koji se prosleđuje dve komponenti, i na osnovu koga ona zaključuje koju operaciju ALU jedinica treba da izvrši.

Sljedeća slika ilustruje koji kontrolni signali se generišu u zavisnosti od tipa instrukcije (vrednosti [ ] polja):


	Ime signala	R-format	lw	sw	beq	addi
Ulazi	opcode(6)	0	0	0	1	0
	opcode(5)	1	0	1	1	0
	opcode(4)	1	0	0	0	1
	opcode(3)	0	0	0	0	0
	opcode(2)	0	0	0	0	0
	opcode(1)	1	1	1	1	1
	opcode(0)	1	1	1	1	1
Izlazi	Alu_src	0	1	1	x	1
	Mem_to_reg	0	1	x	0	0
	rd_we	1	1	0	0	1
	data_mem_we	0	0	1	0	0
	branch	0	0	0	1	0
	Alu_2bit_op(1)	1	0	0	0	1
	Alu_2bit_op(0)	0	0	0	1	1

Slika 21. Veza Kontrolnih signala i opcode polja instrukcije



### 3 VHDL implementacija

Do sada je samo opisano i ilustrovano kako implementirati procesor sa određenim setom instrukcija, dok će se u nastavku pomoću vhdl jezika za opis hardvera izvršiti implementacija. Na sledećoj slici je prikazana hijerarhijska predstava procesora, odnosno kako su prethodno opisane celine međusobno povezane.



Slika 22. RISC-V hijerarhija

#### 3.1 REGISTER\_BANK

Interfejs registarske banke je već opisan (pogledati 2.1.1) i sledeći kodni listing prikazuje njenu vhdl implementaciju. Ako se pogleda kod može se primetiti da se upis u registarsku banku vrši na opadajuću ivicu taktnog signala. Razlog za to biće objašnjen na sledećim laboratorijski vežbama prilikom implementacije procesora sa protočnom obradom.

```
XUN^Me' UOOQj`  
a_Q' UOOOE_` PÇX[ SUOÇÖÖÜÈMXXj`  
a_Q' UOOOEZaYQ^UOÇ_` PEMXXj`  
`'#####$!`'!#`)'z`#####  
`&QSU_` M_`VM`NMZVM`_M`PbM`UZ` Q^RQV`_M`f`M`OU` MZVQ`  
`[`PM`MWM`U` VQPZUY` UZ` Q^RQV`_[`Y`f`M`a`U`_` \[`PM`MWM`E`  
`^`V` ^QSU_` MM`a` NMZOU` VQ` ØxÉ`  
`+L` (fI` VQ` \M`MYQ` M` W`VU` [P^QPVaVQ` _U^UZa` \[`PM`  
`PM`M`a` ^QSU_` ^UYM`  
`#####  
QZ` U`e` ^QSU_` Q^ÇNMZW`U`  
`'` SOZQ^UO` ^+L` (fI` Ç` \[_U` UbQ` Çf` Øx°`j`
```

.... \ [ ^ 1 OXW ..... ̢ UZ ̣ \_ PÇX[ SUQ ]  
..... ^Q\_Q ..... ̢ UZ ̣ \_ PÇX[ SUQ ]  
..... ̢ ̢ Ẓ Q^ROV\_ Ö f M OU' NZVQ \ [ PM MWM  
..... ^\_ÖÇMPP^Q\_ÇU' ̢ UZ ̣ \_ PÇX[ SUOÇbOO [ ^1 Ü' P[ cZ' [ ' Ö° ]  
..... ^\_ÖÇPM MÇ[ ..... ̢ [ a' ̣ \_ PÇX[ SUOÇbOO [ ^1 +Ł̣ (fi' ̢ Ö' P[ cZ' [ ' Ö° ]  
..... ̢ ̢ Ẓ Q^ROV\_ x' f M OU' NZVQ \ [ PM MWM  
..... ^\_xÇMPP^Q\_ÇU' ̢ UZ ̣ \_ PÇX[ SUOÇbOO [ ^1 Ü' P[ cZ' [ ' Ö° ]  
..... ^\_xÇPM MÇ[ ..... ̢ [ a' ̣ \_ PÇX[ SUOÇbOO [ ^1 +Ł̣ (fi' ̢ Ö' P[ cZ' [ ' Ö° ]  
..... ̢ ̢ Ẓ Q^ROV\_ f M a\U\_ \ [ PM MWM  
..... ^PÇcOÇU' ..... ̢ UZ ̣ \_ PÇX[ SUQ ] ̢ ̢ \ [ ^' f M P[ f b[ Xa' a\U\_M  
..... ^PÇMPP^Q\_ÇU' ̢ UZ ̣ \_ PÇX[ SUOÇbOO [ ^1 Ü' P[ cZ' [ ' Ö° ]  
..... ^PÇPM MÇU' ..... ̢ UZ ̣ \_ PÇX[ SUOÇbOO [ ^1 +Ł̣ (fi' ̢ Ö' P[ cZ' [ ' Ö° ]  
.

OZP' OZ' U' e ]

MOTU' OO' a^Q " OTMbU[ ^MK' [ R' ^OSU\_ Q^ÇNMZW U\_'  
..... e\Q' ^OSÇNMZW U\_ M^M̢ 1 Ö' [ ' Ö° [ R' \_ PÇX[ SUOÇbOO [ ^1 Ö° P[ cZ' [ ' Ö° ]  
..... \_USZMK' ^OSÇNMZWÇ\_ ̢ ^OSÇNMZWÇ\_

NOSUZ'

.... ̢ ̢ UZT^ [ ZU' a\U\_ \ [ PM MWM a' ^OSU\_ M' \_Vá' NMZVá'  
..... ^OSÇNMZWÇ^U' Q' ̢ \ [ OQ\_ 1 OXW' U\_'  
.... NOSUZ'  
..... UR' 1 RMXXUZSÇOPSO' OXW' ° TOZ'  
..... UR' 1 ^Q\_Q' [ ' ÈÖÈ' ° TOZ'  
..... ^OSÇNMZWÇ\_ [ ' TQ^\_ [ ' TQ^\_ [ ' ÈÖÈ' °° ]  
..... OX\_UR' 1 ^PÇcOÇU' [ ' ÈÖÈ' ° TOZ'  
..... ^OSÇNMZWÇ\_ 1 [ ÇUZ' OSQ^1 aZ\_USZOP' ^PÇMPP^Q\_ÇU' °° [ ' ^PÇPM MÇU ]  
..... OZP' UR ]  
..... OZP' UR ]  
.... OZP' \ [ OQ\_ ]  
̢ ̢ UZT^ [ Z[ ' OU' NZVQ \ [ PM MWM Uf' ^OSU\_ M' \_VQ' NMZVQÈ' \$[ ..... ̢ ̢ \ COURUWVOUVU' ZaX' U'  
^OSU\_ M' VQ' abQW ÖÈ'  
..... ^OSÇNMZWÇ^OMP' ̢ \ [ OQ\_ 1 ^\_ÖÇMPP^Q\_ÇU' ^\_xÇMPP^Q\_ÇU' ^OSÇNMZWÇ\_ ° U\_'  
.... NOSUZ'

..... UR' 1 [ ÇUZ' OSQ^1 aZ\_USZOP' ^\_ÖÇMPP^Q\_ÇU' °° [ ' Ö° ° TOZ'  
..... ^\_ÖÇPM MÇ[ [ ' \_ PÇX[ SUOÇbOO [ ^1 [ ÇaZ\_USZOP' ÖY' +Ł̣ (fi' °° ]  
..... OX\_Q'  
..... ^\_ÖÇPM MÇ[ [ ' ^OSÇNMZWÇ\_ 1 [ ÇUZ' OSQ^1 aZ\_USZOP' ^\_ÖÇMPP^Q\_ÇU' °°° ]  
..... OZP' UR ]

..... UR' 1 [ ÇUZ' OSQ^1 aZ\_USZOP' ^\_xÇMPP^Q\_ÇU' °° [ ' Ö° ° TOZ'  
..... ^\_xÇPM MÇ[ [ ' \_ PÇX[ SUOÇbOO [ ^1 [ ÇaZ\_USZOP' ÖY' +Ł̣ (fi' °° ]  
..... OX\_Q'  
..... ^\_xÇPM MÇ[ [ ' ^OSÇNMZWÇ\_ 1 [ ÇUZ' OSQ^1 aZ\_USZOP' ^\_xÇMPP^Q\_ÇU' °°° ]  
..... OZP' UR ]

```
... OZP` \^[ OO_ ]`
```

```
OZP` MOTU` OO` a^Q`
```

### 3.2 IMMEDIATE

Kao i kod registrarske banke, interfejs immediate komponente i njena funkcionalnost su već opisani (pogledati 2.1.2) i sledeći kodni listing je samo vhd implementacija. Može se primetiti da je deo koda zakomentaran. Ukoliko se čitalac odluči da proširi set instrukcija koji trenutno podržava ova implementacija RISC-V procesora te linije može otkomentarisati.

```
XUN^Me` UOOQ`
```

```
a_Q` UOOOF_` PÇX[ SUOÇbOO` [ ^'1 ØØ` P[ cZ` [ ' Ø° ]`
```

```
a_Q` UOOOFZaYQ^UOÇ_` PEMXX`
```

```
OZ` U` e` UYYQPUM` Q` U_`
```

```
... \[ ^'1 UZ_` ^aO` U[ ZÇ` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 ØØ` P[ cZ` [ ' Ø° ]`
```

```
... UYYQPUM` OÇQd` OZPOPÇ[ ` Ç` [ a` _` PÇX[ SUOÇbOO` [ ^'1 ØØ` P[ cZ` [ ' Ø° ]`
```

```
OZP` OZ` U` e ]`
```

```
MOTU` OO` a^Q` " QTMbU[ ^MX` [ R` UYYQPUM` Q` U_`
```

```
... _USZMX` [ \Q[ PQ` ... Ç` _` PÇX[ SUOÇbOO` [ ^'1 ØØ` P[ cZ` [ ' Ø° ]`
```

```
... _USZMX` UZ_` ^aO` U[ ZÇ` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]`
```

```
... ##_USZMX` RaZO` Ø` ... Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]`
```

```
... _USZMX` Qd` OZ_U[ Z` ... Ç` _` PÇX[ SUOÇbOO` [ ^'1 ØP` P[ cZ` [ ' Ø° ]`
```

```
... O[ Z_` MZ` ` ^Ç` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... O[ Z_` MZ` ` UÇ` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... O[ Z_` MZ` ` _Ç` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... O[ Z_` MZ` ` NÇ` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... ##_Z` #` W` YOZ` M` U` M` U` a` W` XUW` ` VQ` ` [ ` \[ ` ^QNZ[ ` \^XUW` Y` \^[ _U^UbMZVM` Q` M` UZ_` ^a` W` OUV` M` _`
```

```
... ##O[ Z_` MZ` ` aÇ` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... ##O[ Z_` MZ` ` VÇ` e\QÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... ##O[ Z_` MZ` ` _TM` ` ÇUZ_` ^aO` U[ Z` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
... ##O[ Z_` MZ` ` ROZOOÇCOMXXÇON^QW` Ç` _` PÇX[ SUOÇbOO` [ ^'1 x' P[ cZ` [ ' Ø° ]` Çi` ÉÖÖÖÉ ]`
```

```
NOSUZ`
```

.... [\O[ PQ' ' ' i i' UZ\_ ^aO' U[ ZÇU' Ü' P[ cZ' [ ' Ö° j' ;  
.... Qd' OZ\_U[ Z' i i' [ ' TQ^\_ i i' UZ\_ ^aO' U[ ZÇU' Ö°° j' ;  
.... RaZO' Ø' ' ' i i' UZ\_ ^aO' U[ ZÇU' ÖÜ' P[ cZ' [ ' Öx° j' ;

.... a' [ PZ[ \_a' ZM [ \O[ PQ' \^ [ ZMPVU' UZ\_ ^aWOUVa'  
.... \^ [ OQ\_ ' ' [ \O[ PQ' U\_'  
.... NOSUZ'

..... OM\_Q' [ \O[ PQ' Ü' P[ cZ' [ ' x° ' U\_'  
..... cTOZ' ÉÖÖÖÖÉ' i i' ;  
..... UZ\_ ^aO' U[ ZÇ' e\Q' i i' ^Ç' e\OÇUZ\_ ^aO' U[ Z\_i'  
..... cTOZ' ÉÖÖÖÖÉ' i i' ;  
..... UZ\_ ^aO' U[ ZÇ' e\Q' i i' UÇ' e\OÇUZ\_ ^aO' U[ Z\_i'  
..... cTOZ' ÉÖÖÖÖÉ' i i' ;  
..... UZ\_ ^aO' U[ ZÇ' e\Q' i i' \_Ç' e\OÇUZ\_ ^aO' U[ Z\_i'  
..... cTOZ' ÉÖÖÖÖÉ' i i' ;  
..... UZ\_ ^aO' U[ ZÇ' e\Q' i i' NÇ' e\OÇUZ\_ ^aO' U[ Z\_i'  
..... cTOZ' [ ' TQ^\_ i i' ;  
..... UZ\_ ^aO' U[ ZÇ' e\Q' i i' ^Ç' e\OÇUZ\_ ^aO' U[ Z\_i'  
..... OZP' OM\_Q'  
.... OZP' \^ [ OQ\_ i'

.... ZM [ \_Z[ ba' UZ\_ ^aWOUVQ' Uf' \^Q' T[ PZ[ S' \^ [ OQ\_M' UfPb[ VU' U' \^ [ \_U^U'  
.... W[ Z\_ MZ' a' UYYQPUM Q' \ [ XVQ' ZMØx' NU' M'  
.... \^ [ OQ\_ ' ' UZ\_ ^aO' U[ ZÇU' UZ\_ ^aO' U[ ZÇ' e\Q' Qd' OZ\_U[ Z° ' U\_'  
.... NOSUZ'

..... OM\_Q' UZ\_ ^aO' U[ ZÇ' e\Q' U\_'  
..... cTOZ' UÇ' e\OÇUZ\_ ^aO' U[ Z' i i' ;  
..... UYYQPUM QÇQd' OZPOPÇ[ ' i i' Qd' OZ\_U[ Z' Š' UZ\_ ^aO' U[ ZÇU' Ö° P[ cZ' [ ' xÖ° j' ;  
..... cTOZ' NÇ' e\OÇUZ\_ ^aO' U[ Z' i i' ;  
..... UYYQPUM QÇQd' OZPOPÇ[ ' i i' Qd' OZ\_U[ Z' ÖY' P[ cZ' [ ' Ö° Š' UZ\_ ^aO' U[ ZÇU' Ö° Š' ;  
..... UZ\_ ^aO' U[ ZÇU' Ü° Š' ;  
..... UZ\_ ^aO' U[ ZÇU' Ö° P[ cZ' [ ' xÜ° Š' UZ\_ ^aO' U[ ZÇU' ÖÖ'  
P[ cZ' [ ' Y° Š' ÉÖÉ\_j' ;  
..... cTOZ' \_Ç' e\OÇUZ\_ ^aO' U[ Z' i i' ;  
..... UYYQPUM QÇQd' OZPOPÇ[ ' i i' Qd' OZ\_U[ Z' ÖP' P[ cZ' [ ' Ö° Š' UZ\_ ^aO' U[ ZÇU' Ö°  
P[ cZ' [ ' xÜ° Š' UZ\_ ^aO' U[ ZÇU' ÖÖ' P[ cZ' [ ' Ü° j' ;  
..... cTOZ' [ ' TQ^\_ i i' ;  
..... UYYQPUM QÇQd' OZPOPÇ[ ' i i' [ ' TQ^\_ i i' ÉÖÉ° j' ;  
..... OZP' OM\_Q'  
.... OZP' \^ [ OQ\_ i'  
OZP' MOTU' QO' a^Q'

### 3.3 ALU

Sledeći kodni listing predstavlja vhdl implementaciju ALU jedinice. Operacije koje trenutno podržava ALU jedinica su samo aritmetičko logičke operacije koje do sada implementirane instrukcije zahtevaju. Ukoliko se čitalac odluči da proširi set instrukcija, moraće da modifikuje ALU jedinicu.

```
žŁ' & &- U000q ;
)' i U000E_ PCX[ SUOÇÖÖÜË° žžj ;
)' i U000EZaYQ^UOÇ_ PE° žžj ;
a_Q U000EYM TÇ^QVKEVXXj ;
a_Q c[ ^VEMKaÇ[ \_Ç\VBEMXXj ;
.
.
.
i "(Ł(- ° ž) Ł' ;
fil " i &Ł' ;
+Ł~ (fi Ç' " ") & ž' Çí Øx° j ;
$#&(1 ;
MÇU Ç' UZ' ' (~ Çž#fil Ç* i Ç (#&1 +Ł~ (fiØ' ~ #+" (#' Ø' j ;
NÇU Ç' UZ' ' (~ Çž#fil Ç* i Ç (#&1 +Ł~ (fiØ' ~ #+" (#' Ø' j ;
[\ÇU Ç' UZ' ' (~ Çž#fil Ç* i Ç (#&1 Û' ~ #+" (#' Ø' j ;
^Q_Ç Ç' [ a' ' (~ Çž#fil Ç* i Ç (#&1 +Ł~ (fiØ' ~ #+" (#' Ø' j ;
fQ^ Ç Ç' [ a' ' (~ Çž#fil Ç' j ;
[RÇ Ç' [ a' ' (~ Çž#fil Ç' j ;
i " ° ž) j ;
.
.
& fil(i Ç' ) & NOTMbU[ ^MX' #' ° ž) Ł' ;
.
.
Q[Z_ MZ' Xx+Ł~ (fi Ç' ZMa^MX' Çí UZ' OSQ^1 OOUX1 X[Sx1 ^QVX1 +Ł~ (fi°°°° j ;
_USZMX' MPPÇ^Q_ÿ' _aNÇ^Q_ÿ' [ ^Ç^Q_ÿ' MZPÇ^Q_ÿ^Q_Ç_Ç' (~ Çž#fil Ç* i Ç (#&1 +Ł~ (fiØ'
~ #+" (#' Ø' j ;
.
.
fiUZ ;
.
.
MPPU U[Z ;
MPPÇ^Q_ÿ' _ PCX[ SUOÇbOO [ ^1 aZ_USZOP1 MÇU° é' aZ_USZOP1 NÇU°° j ;
_aN^MØ U[Z ;
_aNÇ^Q_ÿ' _ PCX[ SUOÇbOO [ ^1 aZ_USZOP1 MÇU° ç' aZ_USZOP1 NÇU°° j ;
MZP SMQ ;
MZPÇ^Q_ÿ' MÇU MZP NÇUj ;
[ ^ SMQ ;
[ ^Ç^Q_ÿ' MÇU [ ^ NÇUj ;
.
.
.
M' i ži Ç' (&') ž( ;
^Q_Ç Ç' [ ^ Q_Ç_Ç' ;
```

cU' T' [\ÇU' \_OXOO' ^Q\_Ç\_îî' MZPÇ^Q\_ cTOZ' MZPÇ[\ÿ' ððMZP' [ ^Ç^Q\_ cTOZ' [ ^Ç[\ÿ' ðð[ ^' MPPÇ^Q\_ cTOZ' MPPÇ[\ÿ' ððMPP' \_aNÇ^Q\_ cTOZ' \_aNÇ[\ÿ' ðð\_aN' [ ^TQ^\_îî' ÈÖÈ° cTOZ' [ ^TQ^\_îî'

ðð \$[\_ MbXVM fQ^[ Ç[ ^ZMÖ aW\XUW\ VO ^QfaX' M' [\Q^MOUVO Ö' fQ^[ Ç[ îî' ÈÖÈ' cTOZ' ^Q\_Ç\_îî' \_ PÇX[SUOÇbOO' [ ^' [ ÇaZ\_USZOP¹ Öÿ+L~ (fl°°' OX\_Q' ÈÖÈî

ðð \$^QW\ ^MDOZVO' \_O' PQ\_MbM WWPm aXMFU' UYNWa' U\_ U' fZM\W\ M UfXMF' ^MfXUOU' [ RÇ[ îî' ÈÖÈ' cTOZ' ¹¹ [\ÇUî ÈÖÖÖÖÈ' MZP' ¹MÇU¹ +L~ (flðÖ'î NÇU¹ +L~ (flðÖ°°' MZP' ¹¹MÇU¹ +L~ (flðÖ' d[ ^' ^Q\_Ç\_¹ +L~ (flðÖ°°' ÈÖÈ°°°' [ ^' ¹ [\ÇUî ÈÖÖÖÖÈ' MZP' ¹MÇU¹ +L~ (flðÖ' î ^Q\_Ç\_¹ +L~ (flðÖ°°' MZP' ¹¹MÇU¹ +L~ (flðÖ' d[ ^' NÇU¹ +L~ (flðÖ°°' ÈÖÈ°°°°' OX\_Q' ÈÖÈî

î " ~ NOTMbU[ ^Mxî



... \_USZMX \OÇMPPO^Ç\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... \_USZMX N^MZOTÇMPPO^Ç\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... \_USZMX ^ \_ÖÇPM MÇ\_ÿ ^ \_xÇPM MÇ\_ÿ ^ PÇPM MÇ\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... \_USZMX UYQPUIM OÇQd^ OZPOPÇ\_ÿ Qd^ OZPOPÇPM MÇ\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... ¼¼ ° X) \_USZMXU' .....  
... \_USZMX MkaÇf Q^[ Ç\_ÿ MkaÇ[ RÇ[ Ç\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... \_USZMX NÇ\_ÿ MÇ\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... \_USZMX MkaÇ^O\_aX^ Ç\_ ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]  
... ¼¼ USZMXU' S^MZMZVM' OZSE' N^MZOT' \_USZMX\_° E' .....  
... \_USZMX NOO ..... Ç \_ PÇX[ SUOÇbOO [ ^1 ØØ P[ cZ' [ ' Ö' ]

¼¼ ~~~~~  
NOSUZ'

¼¼ ~~~~~ QWbOZOUVMKZM X[ SUWV ~~~~~  
... \OÇ\^[ O' Ç' \^[ OQ\_ ' OXW' U\_ .....  
... NOSUZ' .....  
... UR' ^U\_UZSÇOPSO' OXW' ° TOZ' .....  
... UR' ^AQ\_Q' ' EÖE° TOZ' .....  
... \OÇ^OSÇ\_ ' ' [ ^TO^\_ ' ' EÖE° j' .....  
... OX\_Q' .....  
... \OÇ^OSÇ\_ ' ' \OÇZQd' Ç\_ j' .....  
... OZP' UR\_j' .....  
... OZP' UR\_j' .....  
... OZP' \^[ OQ\_ j' .....

¼¼ ~~~~~  
¼¼ ~~~~~ Ž[ YNUZMDU[ ZM X[ SUWV ~~~~~  
... NOO' ' ' UZ\_ ^aO' U[ ZÇ\_ ' Öx° j' .....

¼¼ \_MNU^MØ' f M abQOMbMZVQ' \^[ S^MY\_W] S' N^[ VMØM' \_XQPCOM UZ\_ ^aVØUVM' .....  
... \OÇMPPO^Ç\_ ' ' ' \_ PÇX[ SUOÇbOO [ ^1 aZ\_USZOP' \OÇ^OSÇ\_ ° ' é' [ ÇaZ\_USZOP' Üÿ' .....  
... ( ° Ç+Ł~ ( fP° j' .....  
¼¼ \_MNU^MØ' f M a\_X[ bZQ' \_W] W] bQ' .....  
¼¼ N^MZOTÇMPPO^Ç\_ ' ' ' \_ PÇX[ SUOÇbOO [ ^1 aZ\_USZOP' UYQPUIM OÇQd^ OZPOPÇ\_ ° ' é' .....  
aZ\_USZOP' \OÇ^OSÇ\_ °° j' .....

¼¼ \$^[ bQ^M a\_X[ bM \_W] WM .....  
¼¼ N^MZOTÇQ[ ZPU' U[ ZÇ[ ' ' EÖE' cTOZ' MÇ\_ ' ' NÇ\_ OX\_Q' .....  
..... EÖE\_j' .....

¼¼ !), ' W] VU' [ P^OPVaVQ' \_XQPCOa' b^QPZ[ \_] ' f M \^[ S^MY\_W] N^[ VMØE' .....  
¼¼ ° W] \_Q' ZQ' PQ\_U' \_W] W \^[ S^MY\_W] N^[ VMØ' \_Q' abQOMbM f M ÜE' .....  
¼¼ cU' T' \OÇZQd' Ç\_ OXÇU' \_OXOO' .....  
¼¼ \OÇZQd' Ç\_ ' ' \OÇMPPO^Ç\_ cTOZ' EÖEÿ' .....  
¼¼ N^MZOTÇMPPO^Ç\_ ..... cTOZ' [ ^TO^\_ j' .....

¼¼ !), ' W] VU' [ P^OPVaVQ' \_XQPCOa' b^QPZ[ \_] ' f M N' aXM' ° ž) ' VQPUZUOQE' .....



NC\_îîî^\_xÇPM MÇ\_ cTOZ MkaÇ^aÇU îîî ÈÖÈ OX\_Q

UYYPUM QÇd` OZPOPÇ\_î

fa^U^MZVQ` MaXMfM`ž) `VOPUZUOQ

MÇ\_îîî^\_ÖÇPM MÇ\_î

W`VU` [ P^OPVaVO` \_` M\_Q` a\U\_aVO` a` [ P^OPU\_ZU` ^OSU` M^1 ^PÇPM MÇ\_°

^PÇPM MÇ\_ îîî` PM MÇYQYÇ^OMPÇU` cTOZ` YQYÇ` [ Ç^OSÇU` îîî ÈÖÈ OX\_Q

MkaÇ^Q\_aX` Ç\_î

~~~~~

~~~~~ŁZ` MZOU^MZVM~~~~~

&OSU` M`VM NMZVM

^OSU` Q^ÇNMZVÇÖ` Ç` OZ` U` e` c[ ^WE^OSU` Q^ÇNMZVM

SOZQ^UO` YM`1`

+Ł` (f` îîî` Öx°`

\[ ^` YM`1`

OXW` îîî` OXWY`

^Q\_Q` îîî` ^Q\_Q` Y`

^PÇcOÇU` îîî` ^PÇcOÇUY`

^\_ÖÇMPP^O` ÇU` îîî` UZ` ^aO` U[ ZÇ` 1` ÖP` P[ cZ` [ ` ÖÜ°` Y`

^\_xÇMPP^O` ÇU` îîî` UZ` ^aO` U[ ZÇ` 1` xÜ` P[ cZ` [ ` xÖ°` Y`

^\_ÖÇPM MÇ[ ` îîî` ^\_ÖÇPM MÇ` Y`

^\_xÇPM MÇ[ ` îîî` ^\_xÇPM MÇ` Y`

^PÇMPP^O` ÇU` îîî` UZ` ^aO` U[ ZÇ` 1` ÖÖ` P[ cZ` [ ` Ü°` Y`

^PÇPM MÇU` îîî` ^PÇPM MÇ\_°` î

[ PaX` f M \ ^ [ \_U^OZVQ` UYYPUM Q` \ [ XVM UZ` ^aWOUVO`

UYYPUM QÇÖ` Ç` OZ` U` e` c[ ^WEUYYPUM Q`

\[ ^` YM`1`

UZ` ^aO` U[ ZÇU` îîî` UZ` ^aO` U[ ZÇ` Y`

UYYPUM QÇd` OZPOPÇ[ ` îîî` UYYPUM QÇd` OZPOPÇ\_`

°` î

^U` YQ` UOW` X[ SUOWM VOPUZUOM

ž) ÇÖ` Ç` OZ` U` e` c[ ^WE` ž) `

SOZQ^UO` YM`1`

+Ł` (f` îîî` °` (° Ç+Ł` (f°`

\[ ^` YM`1`

MÇU` îîî` MÇ` Y`

NÇU` îîî` NÇ` Y`

[ \ÇU` îîî` MkaÇ[ \ÇUY`

^Q\_Ç[ ` îîî` MkaÇ^Q\_aX` Ç` Y`

f Q^ [ Ç[ ` îîî` MkaÇf Q^ [ Ç` Y`

[ RÇ[ ` îîî` MkaÇ[ RÇ[ Ç\_°` î

```

...   #XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
...   #XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
...   # ŽM O[ Z ^ [ X\MT #a
...   UZ_ ^aO U[ ZÇ[ .....îîî UZ_ ^aO U[ ZÇ_i
...   # M YQY[ ^UV[ Y f M UZ_ ^aWOUVO
...   UZ_ ^aO U[ ZÇ_ .....îîî UZ_ ^ÇYQYÇ^OMPÇUj
...   # M YQY[ ^UV[ Y f M \ [ PM WQ
...   UZ_ ^ÇYQYÇMPP^O__Ç[ .....\OÇ^OSÇ_i
...   PM MÇYQYÇMPP^O__Ç[ .....MKaÇ^Q_aX`Ç_i
...   PM MÇYQYÇc^U`OÇ[ .....^_xÇPM MÇ_i
OZP` MOTU` OO` a^Q

```

### 3.5 CTRL\_DECODER

Sledeći kodni listing predstavlja vhdl implementaciju `&d/'â^&f â^/` modula. Njegova funkcionalnost opisana je u poglavlju 2.2 ovih vežbi.

```

XUN^M'e` UOOQj
a_O` UOOOE_` PÇX[ SUOÇOOÛÛEMXXj
a_O` UOOOEZaYQ^UOÇ_` PEMXXj
.

OZ` U` e` O` ^XÇPOO[ PQ^` U_
... \ [ ^` 1
...   #XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
...   [\O[ PQÇU` .....Ç` UZ` _` PÇX[ SUOÇbOO` [ ^` 1` Ö` P[ cZ` [ ` Ö` j
...   #XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
...   N^MZOTÇ[ .....Ç` [ a` _` PÇX[ SUQj
...   YQYÇ` [ Ç^OSÇ[ .....Ç` [ a` _` PÇX[ SUQj
...   PM MÇYQYÇcOÇ[ .....Ç` [ a` _` PÇX[ SUQj
...   MKaÇ_ ^OÇ[ .....Ç` [ a` _` PÇX[ SUQj
...   ^PÇcOÇ[ .....Ç` [ a` _` PÇX[ SUQj
...   MKaÇxNU` Ç[ \Ç[ .....Ç` [ a` _` PÇX[ SUOÇbOO` [ ^` 1` Ö` P[ cZ` [ ` Ö`
...   °j
OZP` OZ` U` e` j
.

MOTU` OO` a^Q` NOTMbU[ ^MK` [ R` O` ^XÇPOO[ PQ^` U_
NOSUZ
.

O[ Z` [ XÇPOO` Ç` \ [ OQ__1 [\O[ PQÇU` U_
... NOSUZ
...   #$$$ [ P^MfaYCbMZQ` b^QPZ[ _` $$$
...   N^MZOTÇ[ .....îîî ÉÖËj
...   YQYÇ` [ Ç^OSÇ[ .....îîî ÉÖËj
...   PM MÇYQYÇcOÇ[ .....îîî ÉÖËj
...   MKaÇ_ ^OÇ[ .....îîî ÉÖËj

```



```

..... MkaC[\C] ..... f [ a' _ PÇX[ SUOÇbOO [ ^1 Ü' P[ cZ' [ ' Ö°° ]'
OZP' OZ' U' e ]'
.

MOTU' OO' a^Q' NOTMbU[ ^MX' [ R' MkaCPOO[ PO^' U_
NOSUZ'
.

... aZ[ YNUZMOU[ ZM X[ SUWM W[ VM ZM [ _Z[ ba' UZR[ ^YMOUVQ' Uf' ' O' ^XÇPOO[ PO^'
... aY[ PaXM \ [ _ MbXVM MkaC[\C] ' ZM [ P^QPVOZa' b^QPZ[ _ ' Y' \ ^U' OQYa' ' M
... ab^QPZ[ _ ' \ ^QP_ MbXVM f OXVOZa' [ \ Q^MOUVaE'
... MkaCPOO' f' \ ^ [ OO_ 1 MkaC×NU' Ç[ \ ÇUY' RaZO' ØÇUY' RaZO' ÜÇU° U_
... NOSUZ'
..... MkaC[\C] ' i i ' ÉÖÖÖÉÉ ] ..... a$[ P^Mf aYObMZM b^QPZ[ _ '
.

..... OM_O' MkaC×NU' Ç[ \ ÇU' U_
..... cTOZ' ÉÖÖÉ' i i '
..... MkaC[\C] ' i i ' MPPÇ[ \ ]'
..... cTOZ' ÉÖÖÉ' i i '
..... MkaC[\C] ' i i ' Q] Ç[ \ ]'
..... cTOZ' [ ' TQ^_ ' i i '
..... OM_O' RaZO' ØÇU' U_
..... cTOZ' ÉÖÖÉ' i i '
..... MkaC[\C] ' i i ' MPPÇ[ \ ]'
..... UR' RaZO' ÜÇU' U°' i i ' ÉÖÉ°' TOZ'
..... MkaC[\C] ' i i ' _aNÇ[ \ ]'
..... OZP' UR ]'
..... cTOZ' ÉÖÖÉ' i i '
..... MkaC[\C] ' i i ' [ ^Ç[ \ ]'
..... cTOZ' [ ' TQ^_ ' i i '
..... MkaC[\C] ' i i ' MZPÇ[ \ ]'
..... OZP' OM_Q ]'
..... OZP' OM_Q ]'
..... OZP' \ ^ [ OO_ ]'
.

OZP' MOTU' OO' a^Q'

```

### 3.5 CONTROL\_PATH

Unutar control\_path celine su instancirani CTRL\_DECODER i ALU\_DECODER i izvršeno je njihovo povezivanje na način objašnjen u 2.2. Sledeći kodni listing predstavlja vhd implementacija control\_path celine:

```

XUN^Me' UOOQ ]'
a_Q' UOOOE_ PÇX[ SUOÇÖÖÜE^MX ]'
a_Q' UOOOEZaYQ^UOÇ_ P^MX ]'
.

OZ' U' e' O[ Z' ^ [ XÇ\M T' U_
... \ [ ^' 1 OXW ..... f' UZ' _ PÇX[ SUQ ]'
..... ^Q_Q ..... f' UZ' _ PÇX[ SUQ ]'

```

..... ¼ Z` Q^ROV\_` f M \ ^UTbM` UZ\_` ^aWOUVO` Uf` PM M M T ¼ M .....  
UZ\_` ^aO` U[ ZÇU` ..... ç` UZ` \_` PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... ¼ Z` Z` ^[ XZU` UZ` QROV\_` .....  
YQYÇ` [ Ç^OSÇ[ ..... ç` [ a` \_` PÇX[ SUOÇ`  
MkaÇ[ \Ç[ ..... ç` [ a` \_` PÇX[ SUOÇbOO` [ ^1 Ü` P[ cZ` [ ` Ö` j`  
..... \OÇZQd` Ç\_ OXÇ[ ..... ç` [ a` \_` PÇX[ SUOÇ`  
..... MkaÇ\_ ^OÇ[ ..... ç` [ a` \_` PÇX[ SUOÇ`  
..... ^PÇcOÇ[ ..... ç` [ a` \_` PÇX[ SUOÇ`  
..... ¼ ..... XMf ZU` ` M a\_ZU` UZ` Q^ROV\_`

.....  
N^MZOTÇO[ ZPU` U[ ZÇU` ç` UZ` \_` PÇX[ SUOÇ`  
..... ¼ ..... XMf ZU` ` M a\_ZU` UZ` Q^ROV\_`

.....  
PM MÇYQYÇcOÇ[ ..... ç` [ a` \_` PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö`  
..... °` j`

OZP` OZ` U` e` j`

M^OTU` OO` a^O` NOTMbu[ ^MK` [ R` O[ Z` ^[ XÇ\ M T` U`  
..... \_USZM` MkaÇxNU` Ç[ \Ç\_` ç` \_` PÇX[ SUOÇbOO` [ ^1 Ö` P[ cZ` [ ` Ö` j`  
..... \_USZM` PM MÇYQYÇcOÇ\_` ç` \_` PÇX[ SUOÇ`  
..... \_USZM` N^MZOTÇ\_` ç` \_` PÇX[ SUOÇ`

NOSUZ`

..... \^[ OO\_` 1 N^MZOTÇO[ ZPU` U[ ZÇU` N^MZOTÇ\_` U`  
..... NOSUZ`  
..... \OÇZQd` Ç\_ OXÇ[ ` i` i` EÖE` j`  
..... UR` 1 N^MZOTÇ\_` i` i` EÖE` MZP` N^MZOTÇO[ ZPU` U[ ZÇU` i` i` EÖE` °` TOZ`  
..... \OÇZQd` Ç\_ OXÇ[ ` i` i` EÖE` j`  
..... OZP` UR` j`  
..... OZP` \^[ OO\_` j`


..... O` ^XÇPOO` ç` OZ` U` e` c[ ^WEO` ^XÇPOO[ PQ^1 NOTMbu[ ^MK` °`  
..... \[ ^` YM`  
..... [ \O[ PQÇU` ..... i` i` UZ\_` ^aO` U[ ZÇU` Ü` P[ cZ` [ ` Ö` Y`  
..... N^MZOTÇ[ ..... i` i` N^MZOTÇ\_` Y`  
..... YQYÇ` [ Ç^OSÇ[ ..... i` i` YQYÇ` [ Ç^OSÇ[ Y`  
..... PM MÇYQYÇcOÇ[ ..... i` i` PM MÇYQYÇcOÇ\_` Y`  
..... MkaÇ\_ ^OÇ[ ..... i` i` MkaÇ\_ ^OÇ[ Y`  
..... ^PÇcOÇ[ ..... i` i` ^PÇcOÇ[ Y`  
..... MkaÇxNU` Ç[ \Ç[ ..... i` i` MkaÇxNU` Ç[ \Ç\_` °` j`

..... MkaÇPOO` ç` OZ` U` e` c[ ^WEMkaÇPOO[ PQ^1 NOTMbu[ ^MK` °`  
..... \[ ^` YM`  
..... MkaÇxNU` Ç[ \ÇU` ..... i` i` MkaÇxNU` Ç[ \Ç\_` Y`  
..... RaZO` ØÇU` ..... i` i` UZ\_` ^aO` U[ ZÇU` ÖÜ` P[ cZ` [ ` Ö` x` °` Y`  
..... RaZO` ÜÇU` ..... i` i` UZ\_` ^aO` U[ ZÇU` ØÜ` P[ cZ` [ ` x` Ü` °` Y`  
..... MkaÇ[ \Ç[ ..... i` i` MkaÇ[ \Ç[ °` j`

QZP' MOTU' 00' a^Q

### 3.6 TOP\_RISCV

Na samom kraju neophodno je instancirati i povezati DATA\_PATH i CONTROL\_PATH i to je urađeno na sledeći način:



Slika 23. TOP\_RISCV



..... ^Q\_Q ..... ¢: UZ` \_ PÇX[ SUOq`  
..... ¢¢ ¤¤¤¤¤¤¤¤¤¤ ¤Z` Q^ROV\_` WM! QY[ ^UVU` fM UZ\_` ^aWOUVO` ¤¤¤¤¤¤¤¤  
..... UZ\_` ^ÇYQYÇMPP^Q\_\_Ç[` ¢: [ a` \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... UZ\_` ^ÇYQYÇ^QMPCU` ..... ¢: UZ` \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... ¢¢ ¤¤¤¤¤¤¤¤¤¤ ¤Z` Q^ROV\_` WM! QY[ ^UVU` fM \[ PM WØ` ¤¤¤¤¤¤¤¤¤¤¤¤  
..... PM MÇYQYÇcOÇ[` ..... ¢: [ a` \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... PM MÇYQYÇMPP^Q\_\_Ç[` ¢: [ a` \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... PM MÇYQYÇc^U` OÇ[` ..... ¢: [ a` \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... PM MÇYQYÇ^QMPCU` ..... ¢: UZ` \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`

OZP` OZ` U` e` j`

MOTU` OO` a^Q` \_` ^aO` a^MK` [ R` (#\$Ç&Ł'` \*` U` \_`  
..... \_USZMK` UZ\_` ^aO` U[ ZÇ\_` ..... ¢: \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... \_USZMK` YQYÇ` [ Ç^OSÇ\_` ..... ¢: \_ PÇX[ SUOq`  
..... \_USZMK` MkaÇ[ \Ç\_` ..... ¢: \_ PÇX[ SUOÇbOO` [ ^1 Ø` P[ cZ` [ ` Ö` j`  
..... \_USZMK` MkaÇ\_ ^OÇ\_` ..... ¢: \_ PÇX[ SUOq`  
..... \_USZMK` ^PÇcOÇ\_` ..... ¢: \_ PÇX[ SUOq`  
..... \_USZMK` N^MZOTÇO[ ZPU` U[ ZÇ\_` ¢: \_ PÇX[ SUOq`  
..... \_USZMK` \OÇZQd` Ç\_ OXÇ\_` ..... ¢: \_ PÇX[ SUOq`

NOSUZ`

..... PM MÇ\M TÇÖ` ¢: OZ` U` e` c[ ^WEPM MÇ\M T`  
..... SOZQ^UO` YM` : 1`  
..... °` ( ° Ç+Ł` ( fl` í` í` °` ( ° Ç+Ł` ( fl` °`  
..... \[ ^` YM` : 1`  
..... OXW` ..... í` í` OXW`  
..... ^Q\_Q` ..... í` í` ^Q\_Q` Y`  
..... UZ\_` ^ÇYQYÇMPP^Q\_\_Ç[` ..... í` í` UZ\_` ^ÇYQYÇMPP^Q\_\_Ç[` Y`  
..... UZ\_` ^ÇYQYÇ^QMPCU` ..... í` í` UZ\_` ^ÇYQYÇ^QMPCU` Y`  
..... UZ\_` ^aO` U[ ZÇ[` ..... í` í` UZ\_` ^aO` U[ ZÇ\_` Y`  
..... PM MÇYQYÇMPP^Q\_\_Ç[` ..... í` í` PM MÇYQYÇMPP^Q\_\_Ç[` Y`  
..... PM MÇYQYÇc^U` OÇ[` ..... í` í` PM MÇYQYÇc^U` OÇ[` Y`  
..... PM MÇYQYÇ^QMPCU` ..... í` í` PM MÇYQYÇ^QMPCU` Y`  
..... YQYÇ` [ Ç^OSÇU` ..... í` í` YQYÇ` [ Ç^OSÇ\_` Y`  
..... MkaÇ[ \ÇU` ..... í` í` MkaÇ[ \Ç\_` Y`  
..... \OÇZQd` Ç\_ OXÇU` ..... í` í` \OÇZQd` Ç\_ OXÇ\_` Y`  
..... MkaÇ\_ ^OÇU` ..... í` í` MkaÇ\_ ^OÇ\_` Y`  
..... ^PÇcOÇU` ..... í` í` ^PÇcOÇ\_` Y`  
..... N^MZOTÇO[ ZPU` U[ ZÇ[` ..... í` í` N^MZOTÇO[ ZPU` U[ ZÇ\_` °` j`

..... O[ Z` ^[ XÇ\M TÇÖ` ¢: OZ` U` e` c[ ^WEO[ Z` ^[ XÇ\M T`  
..... \[ ^` YM` : 1`  
..... OXW` ..... í` í` OXW`  
..... ^Q\_Q` ..... í` í` ^Q\_Q` Y`  
..... UZ\_` ^aO` U[ ZÇU` ..... í` í` UZ\_` ^aO` U[ ZÇ\_` Y`  
..... YQYÇ` [ Ç^OSÇ[` ..... í` í` YQYÇ` [ Ç^OSÇ\_` Y`  
..... MkaÇ[ \Ç[` ..... í` í` MkaÇ[ \Ç\_` Y`






```

    O[Z_`M` YaXT_aÇ[\`ç`_`PÇX[ SUOÇbOO [ ^`1`Û` P[cZ` [ `Ö` çí` ÉÖÖÖÖÉ;` ` ` ` YaX` U\Xe`
TUSTQ^`_USZQP` MZP` aZ_USZQP`
    O[Z_`M` YaXTaÇ[\`ç`_`PÇX[ SUOÇbOO [ ^`1`Û` P[cZ` [ `Ö` çí` ÉÖÖÖÖÉ;` ` ` ` YaX` U\Xe`
TUSTQ^` aZ_USZQP`
    O[Z_`M` PUbaÇ[\`ç`_`PÇX[ SUOÇbOO [ ^`1`Û` P[cZ` [ `Ö` çí` ÉÖÖÖÖÉ;` ` ` ` PUBUPO`
aZ_USZQP`
    O[Z_`M` PUB_ç[\`ç`_`PÇX[ SUOÇbOO [ ^`1`Û` P[cZ` [ `Ö` çí` ÉÖÖÖÖÉ;` ` ` ` PUBUPO`
_USZQP`
    O[Z_`M` ^QYaÇ[\`ç`_`PÇX[ SUOÇbOO [ ^`1`Û` P[cZ` [ `Ö` çí` ÉÖÖÖÖÉ;` ` ` ` ^QYUZPQ^`
aZ_USZQP`
    O[Z_`M` ^QY_ç[\`ç`_`PÇX[ SUOÇbOO [ ^`1`Û` P[cZ` [ `Ö` çí` ÉÖÖÖÖÉ;` ` ` ` ^QYUZPQ^`
_USZQP`
    .
    .
    .
    OZP` \MOW$Q` MkaÇ[\`ç`_`V$;

```

### 3.8 Verifikaciono okruženje.

Da bi se testirao procesor napisan je jednostavan `rtl` unutar njega je instanciran TOP\_RISCV modul i dve memorije koje predstavljaju memoriju sa instrukcijama i memoriju sa podacima. Slika 24 to ilustruje:



Slika 24. Verifikaciono okruženje

Testiranja ispravnog rada procesore izvršeno je tako što se u memoriju za instrukcije upiše određeni program i nakon upisivanja pusti se da procesor izvrši taj program. Sledeći kodni listing implementira verifikacioni okruženje:

XUN^Me' UQQQj  
a\_Q' UQQQF\_ PÇX[ SUOÇÖÖÜEMXXj  
a\_Q' UQQQFZaYQ^UOÇ\_ PEMXXj  
a\_Q' \_ PE' Qd' U[ EMXXj  
a\_Q' c[ ^WE' d' Ça' UXEMXXj

OZ' U' e' (#\$Ç&Ł' , \*Ç' N' U'  
αα' \[ ^' '1°j  
OZP' OZ' U' ej

MOTU' QO' a^Q' " QTMbU[ ^MK' [ R' (#\$Ç&Ł' , \*Ç' N' U'  
αα' #\Q^MzP' fM\^U\_ a\ M\_QYNXQ^\_Wj Y' Wj Pa' \^ [ S^MYM  
RUXQ' &Ł' , \*ÇUZ\_ ^aO' U[ Z\_ c' Qd' [ \OZ' ^QMPÇY[ PQ' U'  
ÉÉÉ³ÉÉ³ÉÉ³ÉÉ³ÉÉ³&Ł' , \*Ç' N³M\_QYNXeÇQ[ PQE' d' Éj  
αα' fix[ NMXZU' \_USZMXU'  
\_USZMX' OXW' c' \_ PÇX[ SUO' Çf' ÉÖËj  
\_USZMX' ^Q\_Q' c' \_ PÇX[ SUQj  
αα' USZMXU' YQY[ ^UVO' fM UZ\_ ^aWOUVO'  
\_USZMX' OZMÇUZ\_ ^Ç\_ÿ' OZNÇUZ\_ ^Ç\_ c' \_ PÇX[ SUQj  
\_USZMX' cQMÇUZ\_ ^Ç\_ÿ' cQNÇUZ\_ ^Ç\_ c' \_ PÇX[ SUOÇbOO' [ ^1 Ø' P[ cZ' [ ' Öj  
\_USZMX' MPP^MÇUZ\_ ^Ç\_ÿ' MPP^NÇUZ\_ ^Ç\_ c' \_ PÇX[ SUOÇbOO' [ ^1 P' P[ cZ' [ ' Öj  
\_USZMX' PUZMÇUZ\_ ^Ç\_ÿ' PUZNÇUZ\_ ^Ç\_ c' \_ PÇX[ SUOÇbOO' [ ^1 ØØ' P[ cZ' [ ' Öj  
\_USZMX' P[ a' MÇUZ\_ ^Ç\_ÿ' P[ a' NÇUZ\_ ^Ç\_ c' \_ PÇX[ SUOÇbOO' [ ^1 ØØ' P[ cZ' [ ' Öj  
\_USZMX' MPP^NÇUZ\_ ^ÇØ×Ç\_ c' \_ PÇX[ SUOÇbOO' [ ^1 ØØ' P[ cZ' [ ' Öj  
αα' USZMXU' YQY[ ^UVO' fM \[ PMWQ'  
\_USZMX' OZMÇPM MÇ\_ÿ' OZNÇPM MÇ\_ c' \_ PÇX[ SUQj  
\_USZMX' cQMÇPM MÇ\_ÿ' cQNÇPM MÇ\_ c' \_ PÇX[ SUOÇbOO' [ ^1 Ø' P[ cZ' [ ' Öj  
\_USZMX' MPP^MÇPM MÇ\_ÿ' MPP^NÇPM MÇ\_ c' \_ PÇX[ SUOÇbOO' [ ^1 P' P[ cZ' [ ' Öj  
\_USZMX' PUZMÇPM MÇ\_ÿ' PUZNÇPM MÇ\_ c' \_ PÇX[ SUOÇbOO' [ ^1 ØØ' P[ cZ' [ ' Öj  
\_USZMX' P[ a' MÇPM MÇ\_ÿ' P[ a' NÇPM MÇ\_ c' \_ PÇX[ SUOÇbOO' [ ^1 ØØ' P[ cZ' [ ' Öj  
\_USZMX' MPP^MÇPM MÇØ×Ç\_ c' \_ PÇX[ SUOÇbOO' [ ^1 ØØ' P[ cZ' [ ' Öj

NOSUZ'

αα' ! QY[ ^UVM fM UZ\_ ^aWOUVO'  
αα' \$^U\_ a\ c' Ž[ ^U\_ U' \_Q' fM UZUOUVMXUFMOUVa' YQY[ ^UVO' fM UZ\_ ^aWOUVO'  
αα' \$^U\_ a\ c' Ž[ ^U\_ U' \_Q' fM OU' MZVO' UZ\_ ^aWOUVM [ P' \_ ^MZQ' \^ [ OQ\_ ^M'  
αα' Ž[ Z\_ MZ' Qç'  
OZMÇUZ\_ ^Ç\_ c' ÉÖËj  
OZNÇUZ\_ ^Ç\_ c' ÉÖËj  
MPP^NÇUZ\_ ^Ç\_ c' MPP^NÇUZ\_ ^ÇØ×Ç\_1 P' P[ cZ' [ ' Öj  
cQNÇUZ\_ ^Ç\_ c' [ TQ^\_ c' ÉÖËj  
PUZNÇUZ\_ ^Ç\_ c' [ TQ^\_ c' ÉÖËj  
αα' ŁZ\_ MZOM'  
UZ\_ ^aO' U[ ZÇYQY' Ç' OZ' U' e' c[ ^WE' &' ! NOTMbu[ ^MK°

SOZQ^UO`YM^1+^~&`i`i`ÖÖ°`  
\\`^`YM`1`OXW`i`i`OXWŸ`  
`a`\\`^U`a`  
OZÇMÇU`i`i`OZMÇUZ`^Ç`Ÿ`  
cOÇMÇU`i`i`cOMÇUZ`^Ç`Ÿ`  
MPP^ÇMÇU`i`i`MPP^MÇUZ`^Ç`Ÿ`  
PM`MÇMÇU`i`i`PUZMÇUZ`^Ç`Ÿ`  
PM`MÇMÇ[`i`i`P[a`MÇUZ`^Ç`Ÿ`  
`a`\\`^U`a`  
OZÇNÇU`i`i`OZNÇUZ`^Ç`Ÿ`  
cOÇNÇU`i`i`cONÇUZ`^Ç`Ÿ`  
MPP^ÇNÇU`i`i`MPP^NÇUZ`^Ç`Ÿ`  
PM`MÇNÇU`i`i`PUZNÇUZ`^Ç`Ÿ`  
PM`MÇNÇ[`i`i`P[a`NÇUZ`^Ç`°`i`

! QY[ ^UVM fM \\ PM WQ`  
`\$^U`a` `ç` Ž [ ^U`U` \\ ^ [ OQ [ ^` WWWW` NU` a \\ U`UbM [ `U` OU` M [ ` \\ [ PM WQ`  
`\$^U`a` `ç` " Q` W [ ^U`U` \_Q`  
`Ž [ Z` \_ M` OÇ`  
MPP^MÇPM`MÇ`i`i`MPP^MÇPM`MÇ×Ç`1`P`P[cZ` [ `Ö°`i`  
MPP^NÇPM`MÇ`i`i` [ `TQ^`i`i`ÉÖ°`i`  
PUZNÇPM`MÇ`i`i` [ `TQ^`i`i`ÉÖ°`i`  
OZMÇPM`MÇ`i`i`ÉÖ°`i`  
OZNÇPM`MÇ`i`i`ÉÖ°`i`  
`Z` \_ M` OM`

PM`MÇYQY`ç` OZ`U`e`c [ ^WE`&`!`1`NOTMbU [ ^MX°`  
SOZQ^UO`YM^1+^~&`i`i`ÖÖ°`  
\\`^`YM`1`OXW`i`i`OXWŸ`  
`a`\\`^U`a`  
OZÇMÇU`i`i`OZMÇPM`MÇ`Ÿ`  
cOÇMÇU`i`i`cOMÇPM`MÇ`Ÿ`  
MPP^ÇMÇU`i`i`MPP^MÇPM`MÇ`Ÿ`  
PM`MÇMÇU`i`i`PUZMÇPM`MÇ`Ÿ`  
PM`MÇMÇ[`i`i`P[a`MÇPM`MÇ`Ÿ`  
`a`\\`^U`a`  
OZÇNÇU`i`i`OZNÇPM`MÇ`Ÿ`  
cOÇNÇU`i`i`cONÇPM`MÇ`Ÿ`  
MPP^ÇNÇU`i`i`MPP^NÇPM`MÇ`Ÿ`  
PM`MÇNÇU`i`i`PUZNÇPM`MÇ`Ÿ`  
PM`MÇNÇ[`i`i`P[a`NÇPM`MÇ`°`i`

( \\ ! [ PaX` ` & `!` \*` \\ ^ [ OQ [ ^` VQf S^ [ ` `  
(#\$Ç&Ł` ` \*ÇÖ`ç` OZ`U`e`c [ ^WE`(#\$Ç&Ł` ` \*`  
\\`^`YM`1`  
OXW`i`i`OXWŸ`

```

..... ^Q_Q' i i i ^Q_Q' Y'
.

..... UZ_ ^ÇYQYÇ^QMPÇU' i i i P[ a` NÇUZ_ ^Ç_Y'
..... UZ_ ^ÇYQYÇMPP^Q_Ç[ i i i MPP^NÇUZ_ ^ÇØ×Ç_Y'
.

..... PM MÇYQYÇcQÇ[ i i i i i cQMÇPM MÇ_Y'
..... PM MÇYQYÇMPP^Q_Ç[ i i i MPP^MÇPM MÇØ×Ç_Y'
..... PM MÇYQYÇ^QMPÇU' i i i i i P[ a` MÇPM MÇ_Y'
..... PM MÇYQYÇc^U' QÇ[ i i i i i PUZMÇPM MÇ_°_i'
.

... ## ŁZUOUVMXUF MDUVM YQY[ ^UVQ' f M UZ_ ^aWOUVO'
... ## $^[ S^M^ W VU' OQ' \^[ OQ_[ ^' Uf b^_M M U' _Q' aOU' M M a' YQY[ ^UVa'
... ^QMPÇRUXQÇ\^[ O' Ç' \^[ OQ_
... bM^UMNXQ' ^[ c' Ç' XUZQ'
... bM^UMNXQ' U' i i Ç' UZ' OSQ^' Çi' Q'
... NCSUZ'
..... ^Q_Q' ..... i i i EÖE'j'
..... cQMÇUZ_ ^Ç_ i i i i [ TQ^_ i i i EÖE°_j'
..... cTUXQ' ^Z[ i i OZPRUXQ' &t' , *ÇUZ_ ^aO' U[ Z_°°X[ [ \
..... ^QMPXUZO' &t' , *ÇUZ_ ^aO' U[ Z_Y' ^[ c°_j'
..... MPP^MÇUZ_ ^Ç_ i i i i PCX[ SUOÇbOO' [ ^1' [ ÇaZ_USZOP' Uÿ' ÖÖ°_j'
..... PUZMÇUZ_ ^Ç_ i i i i [ Ç_ PCX[ SUOÇbOO' [ ^1' ^UZS' ^[ c°°_j'
..... U' ..... Çi' U' é' Üj'
..... cMU' ^aZ' UX' ^U_UZŞÇOPSO' OXW'j'
..... OZP' X[ [ \j'
..... cQMÇUZ_ ^Ç_ i i i i [ TQ^_ i i i EÖE°_j'
..... ^Q_Q' ..... i i i EÖE' MR' Q^' xÖ' Z_j'
..... cMU' j'
... OZP' \^[ OQ_ j'
.

... ## WX[ W_USZMX' SOZQ^M [ ^'
... OXWÇ\^[ O' Ç' \^[ OQ_
... NCSUZ'
..... OXW i i i EÖEÿ' EÖE' MR' Q^' ÖÖÖ' Z_j'
..... cMU' ^R [ ^' xÖÖ' Z_j'
... OZP' \^[ OQ_ j'
.

OZP' MOTU' OÖ' a^Q

```

Ako se pogleda kod, može se videti da su u njemu instancirani i povezani procesor i dve memorije. Pored toga, napisan je jednostavan kod koji vrši čitanje fajla u kome se nalazi program, njime se inicijalizuje memorija sa instrukcijama, odnosno vrši se upis instrukcija u memoriju.

Verifikacionom okruženju je neophodna VHDL implementacija RAM memorije i sledeći kodni listing predstavlja jednu vrstu implementacije:

XUN^M'e UQQq  
a\_Q UQQQF\_ PÇX[ SUOÇÖÜÜEMXXj  
a\_Q UQQQFZaYQ^UOÇ\_ PEMXXj

QZ U' e' "&! U\_  
SOZQ^UO

+°~&ç ZMa^MX çî ÖÖ

\[ ^

OXW ç UZ\_ PÇX[ SUQj  
OZÇMÇU' ç UZ\_ PÇX[ SUQj  
OZÇNÇU' ç UZ\_ PÇX[ SUQj  
PM MÇMÇU' ç UZ\_ PÇX[ SUOÇbQQ [ ^1 ØØ P[cZ' [ ' Öj  
PM MÇNÇU' ç UZ\_ PÇX[ SUOÇbQQ [ ^1 ØØ P[cZ' [ ' Öj  
MPP^ÇMÇU' ç UZ\_ PÇX[ SUOÇbQQ [ ^1 +°~& ç Ö P[cZ' [ ' Öj  
MPP^ÇNÇU' ç UZ\_ PÇX[ SUOÇbQQ [ ^1 +°~& ç Ö P[cZ' [ ' Öj  
cQÇMÇU' ç UZ\_ PÇX[ SUOÇbQQ [ ^1 Ø P[cZ' [ ' Öj  
cQÇNÇU' ç UZ\_ PÇX[ SUOÇbQQ [ ^1 Ø P[cZ' [ ' Öj  
PM MÇMÇU' ç [ a' \_ PÇX[ SUOÇbQQ [ ^1 ØØ P[cZ' [ ' Öj  
PM MÇNÇU' ç [ a' \_ PÇX[ SUOÇbQQ [ ^1 ØØ P[cZ' [ ' Öj

QZP' "&! j

MOTU' QQ' a^Q' NOTMbu[ ^MX' [ R' "&! U\_` e\Q' ^MYÇ' e\Q' U\_` M^M#1 Ö` [ ' xçç+°~& ç Ö`  
[ R' \_ PÇX[ SUOÇbQQ [ ^1 Ü' P[cZ' [ ' Öj \_USZMX' ^MYÇ\_  
ç  
^MYÇ' e\Q'  
çî [ ' TQ^\_ [ ' TQ^\_ [ ' EÖE°°j

NOSUZ

çç' \_UZT^ [ ZU' a\U\_  
\[ OQ\_1 OXW  
NOSUZ  
UR^1 ^U\_ UZSÇQPSQ1 OXW°° TOZ  
UR^1 OZÇMÇU' ç EÖE°° TOZ  
UR^1 cQÇMÇU' Ø ç EÖE°° TOZ  
^MYÇ\_1 [ ÇUZ' OSQ^1 aZ\_USZQP1 MPP^ÇMÇU' éØ°° ç ç PM MÇMÇU' ØØ P[cZ' [ ' xÜ°j  
QZP' URj  
UR^1 cQÇMÇU' x° ç EÖE°° TOZ  
^MYÇ\_1 [ ÇUZ' OSQ^1 aZ\_USZQP1 MPP^ÇMÇU' éx°° ç ç PM MÇMÇU' xØ P[cZ' [ ' ÖÜ°j  
QZP' URj  
UR^1 cQÇMÇU' Ö° ç EÖE°° TOZ  
^MYÇ\_1 [ ÇUZ' OSQ^1 aZ\_USZQP1 MPP^ÇMÇU' éÖ°° ç ç PM MÇMÇU' ÖÜ P[cZ' [ ' Y°j

```

..... OZP URj
..... UR1 cOÇNÇU1 Ö° f f EÖE° TOZ
..... ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU°°° f f PM MÇNÇU1 Ü° P[cZ` [ Ö° j
..... OZP URj
..... OZP URj
..... UR1 OZÇNÇU1 f f EÖE° TOZ
..... UR1 cOÇNÇU1 Ø° f f EÖE° TOZ
..... ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU° éØ°° f f PM MÇNÇU1 ØÖ° P[cZ` [ xÜ° j
..... OZP URj
..... UR1 cOÇNÇU1 x° f f EÖE° TOZ
..... ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU° éx°°° f f PM MÇNÇU1 xØ° P[cZ` [ ÖÖ° j
..... OZP URj
..... UR1 cOÇNÇU1 Ö° f f EÖE° TOZ
..... ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU° éÖ°°° f f PM MÇNÇU1 ÖÜ° P[cZ` [ Ý° j
..... OZP URj
..... UR1 cOÇNÇU1 Ö° f f EÖE° TOZ
..... ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU°°°° f f PM MÇNÇU1 Ü° P[cZ` [ Ö° j
..... OZP URj
..... OZP URj
..... OZP URj
..... OZP \^[OQ__j

```

```

... ## M_UZT^[Z [ OU MZVQ
... \^[OQ__1 OZÇMÇUY` OZÇNÇUY` MPP^ÇMÇUY` MPP^ÇNÇU°
... NOSUZ

```

```

..... UR1 OZÇMÇU1 f f EÖE° TOZ
..... PM MÇMÇ[1 ØÖ° P[cZ` [ xÜ°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇMÇU° éØ°° j
..... PM MÇMÇ[1 xØ° P[cZ` [ ÖÖ°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇMÇU° éx°°° j
..... PM MÇMÇ[1 ÖÜ° P[cZ` [ Ý°°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇMÇU° éÖ°°° j
..... PM MÇMÇ[1 Ü° P[cZ` [ Ö°°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇMÇU°°°° j
..... OZP URj
..... UR1 OZÇNÇU1 f f EÖE° TOZ
..... PM MÇNÇ[1 ØÖ° P[cZ` [ xÜ°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU° éØ°°° j
..... PM MÇNÇ[1 xØ° P[cZ` [ ÖÖ°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU° éx°°°° j
..... PM MÇNÇ[1 ÖÜ° P[cZ` [ Ý°°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU° éÖ°°°° j
..... PM MÇNÇ[1 Ü° P[cZ` [ Ö°°° f f ^MYÇ_1 [ ÇUZ` OSQ^1 aZ_USZQP1 MPP^ÇNÇU°°°°° j
..... OZP URj
..... OZP \^[OQ__j

```

```

OZP NOTMbu[ ^Mxj

```

### 3.9 Uputstvo za pokretanje simulacije

Uputstvo je namenjeno za korišćenje VIVADO 2019.1 alata i ukoliko se koristi neki drugi alat uputstvo verovatno neće moći da se primeni.

Prvi korak je pravljenje Vivado projekta. Da bi se taj proces olakšao, napisana je skripta koja kada se pokrene iz vivado alata automatski kreira projekat u koji su uključeni svi .vhd fajlovi. Skripta se pokreće tako što se u Vivado alatu izabere sledeće: `V[ [ |•ÄVÄÜ~ } ÁV&ÄÜ&ā c` Nakon toga će se pojaviti prozor u kome je potrebno navesti putanju do RISCv.tcl skripte koja se nalazi u priloženim fajlovima.

Kada skripta završi kreiranje projekta može se pokrenuti simulacija. U tački 3.8 je rečeno da verifikaciono okruženje prilikom pokretanja simulacije učitava u memoriju za instrukcije program koji je potrebno izvršiti. Fajl iz koga se program čita zove se `æ•^ { à| ^ & å^Éç` i u njemu su upisane instrukcije u binarnom formatu. Svaka linija u fajlu predstavlja jednu instrukciju. Ukoliko čitalac želi da promeni program koji procesor izvršava, neophodno je da promeni `æ•^ { à| ^ & å^Éç` fajl i upiše u njega druge instrukcije. Jednostavan način da se to uradi jeste da se iskoristi simulator opisan u vežbi 1, koji može da generiše mašinski kod u binarnom formatu. Kada se to uradi samo je potrebno kopirati binarni kod koji je generisao simulator u `æ•^ { à| ^ & å^Éç` fajl i pokrenuti simulaciju.

**Napomena:** Ukoliko ne koristite verziju 2019.1 Vivado alata, može se desiti da se simulacija ne pokrene (iskočiće error). Ukoliko se to desi, neophodno je promeniti sledeću liniju koda u TOP\_RISCV\_tb fajlu i navesti apsolutnu putanju do assembly.txt fajla:

```
RUXO' &É' , *ÇUZ_ ^aO' U[ Z_ ..... ç' Qd' [ \OZ' ^QMPÇY[ PO' U_ '
ÉÉÉ³ ÉÉ³ ÉÉ³ ÉÉ³ ÉÉ³ &É' , *Ç' N³ M_QYNXeÇQ[ POÉ' d' Éj '
.....
```


| gornju liniju promeniti u donju (navesti svoju apsolutnu putanju)  
|

```
RUXO' &É' , *ÇUZ_ ^aO' U[ Z_ ..... ç' Qd' [ \OZ' ^QMPÇY[ PO' U_ '
É³T[ YO³ ZUW XM³ [ CaYOZ' _³SU' Ç^Q\[_³&É' , *Ç*f' ž³&*ØxÉ³&É' , *Ç' N³ M_QYNXeÇQ[ POÉ' d' Éj '
.....
```



Da bi se zaključilo da procesor ispravno radi, potrebno je posmatrati stanje na I/O portovima procesora i njegove unutrašnje signale.

Takođe, ukoliko čitalac želi da posmatra promene stanja na signalima koji se nalaze unutar paketa neophodno je da uključi sledeće:



Slika 25. Vivado simulator. omogućavanje pristupa signalima unutar paketa.

## 4 Zadaci

1. Na osnovu prethodno opisanog, pokrenuti simulaciju u Vivado alatu i pokazati da procesor izvršava ispravno implementirani skup instrukcija.
2. Proširiti funkcionalnost aritmetičko logičke jedinice (ALU) tako da budu podržane sledeće instrukcije: SLL, SRL, XOR, SLT. Da bi procesor pravilno izvršio ove instrukcije neophodno je pored modifikacije ALU komponente modifikovati i  $\mathcal{A} \wedge \mathcal{B}$  komponentu tako da generiše  $\mathcal{A} \wedge \mathcal{B}$  shodno operaciji koju ALU treba da izvrši (npr.  $\mathcal{A} \wedge \mathcal{B}$  kada se izvršava  $\mathcal{A}$  instrukcija). Koju vrednost  $\mathcal{A} \wedge \mathcal{B}$  treba da dobije, u zavisnosti od operacije koju ALU treba da izvrši, možete naći u  $\mathcal{A} \wedge \mathcal{B}$ . Nakon proširenja, izvršiti simulaciju i pokazati da procesor izvršava instrukcije na ispravan način.
3. Proširiti skup instrukcija koje procesor podržava instrukcijom  $\mathcal{A} \wedge \mathcal{B}$ . Da bi se to omogućilo, potrebno je uraditi sledeće:

- a. Izmeniti  $\bar{a}$  komponentu tako da vrši proširenje  $\bar{a}$  polja instrukcije onako kako to nalaže format AUIPC instrukcije (opisano na prethodnim vežbama).
  - b. Umetnuti 2-ulazni multiplekser ispred "a" ulaza ALU-a, gde se na jedan ulaz multipleksera dovodi rs1\_data izlaz registarske banke, a na drugi ulaz vrednost PC registra. (Odredite sami šta se dovodi na selekcionu ulaz).
  - c. Izmeniti kontrolnu jedinicu (previously  $\bar{a}$  komponentu) tako da generiše kontrolne signale shodno prihvaćenoj AUIPC instrukciji. Ubaciti dodatne kontrolne signale, ukoliko je to neophodno.
4. Implementirati ostatak instrukcija uslovnog skoka (BNE, BLT, ...). Prilikom implementacije obratiti pažnju na  $\bar{a}$  polje formata instrukcija.
  5. Implementirati  $\bar{a}$  i  $\bar{a}$  instrukcije.
  6. Implementirati ostatak instrukcija iz RV32I seta.

Á