Cilj predmeta

Svrha ovog predmeta je da studentima pruži uvod u različite arhitekture savremenih mikroračunarskih sistema.

Sadržaj predmeta

Predmet je podeljen u nekoliko faza. Faza I upoznaje studente sa specifikacijom i metodologijom projektovanja procesora. Ova faza objašnjava varijacije i razlike skupa instrukcija između RISC i CISC skupa instrukcija. Faza II uvodi standardne gradivne blokove procesora: sabirače, logičke jedinice, množače, delitelje, kontrolnu jedinicu… Dat je detaljan opis implementacije protočne obrade podataka procesora i kontrolne logike. Faza III je pregled toka dizajna procesora. U ovoj fazi dat je uvod u hazarde i izuzetke u protočnoj obradi procesora. Prikazani su primeri protočne obrade u procesorima: Arm Cortex-A53 i Intel core i7. Faza IV opisuje kako dizajnirati i implementirati jednostavan procesor, koristeći jezik za opis hardvera. Faza V odnosi se na memorijske tehnologije: keš memoriju i virtuelnu memoriju. Ova faza objašnjava važnost memorijske hijerarhije i daje uvod u keš memorije. Uvodi se metodologiju za merenje i poboljšanje performansi keša. Kasnije u ovoj fazi objašnjeni su virtuelne mašine i virtuelne memorije. Opisani su primeri hijerarhije memorije u savremenim procesorima: Arm Cortex-a53 i Intel core i7. U završnoj fazi, sve teme se kombinuju zajedno da bi se objasnile međuzavisnost između različitih delova mikroprocesorskog sistema. Ova faza objašnjava celokupna implementacija RISC-V mikroprocesorskog sistema.

Ishodi predmeta

Do kraja ovog predmeta studenti će biti upoznati sa unutrašnjom strukturom i detaljima implementacije osnovnih blokova koji čine savremene mikroračunarske sisteme. Pored toga, studenti će biti opremljeni da u potpunosti dizajniraju jednostavno jezgro mikroprocesora koristeći jedan od jezika za opis hardvera na programabilnoj logičkoj platformi.

Pregled sadržaja

Sedmica 1-2: Specifikacija i metodologija projektovanja procesora
Sedmica 3-4: Standardni gradivni blokovi
Sedmica 5-7: Top projektovanja procesora
Sedmica 8-9: Keš memorija
Sedmica 10 : Virtuelna memorija
Sedmica 11-12 : Analiza implementacija mikroprocesorskih sistema

Zadaci

Zadatak 1. Postoji nekoliko malih zadataka na početku svake laboratorijske vežbe
Zadatak 2. Dizajn malog procesora korišćenjem nekog HDL-a
Zadatak 3. Završni ispit se sastoji od pitanja kojima se proverava razumevanje obrađenih tema

Pohađanje nastave

Laboratorijske vežbe su obavezne. Mogu se propustiti samo dve vežbe. U suprotnom, predmet se ne može položiti. Pohađanje predavanja je poželjno, ali nije obavezno.

Literatura

David A. Patterson, John L. Hennessy – Computer Organization and Design The Hardware Software Interface RISC-V Edition (2017 Morgan Kaufmann)
B. Parhami – Computer Architecture: From Microprocessors to Supercomputers (2005 Oxford University Press)