Specifikacija predmeta
Oznaka predmeta: EM407ABroj ESPB: 6
Broj časova aktivne nastave nedeljno: 3+3
Nastavni kadar
Nastavnik: dr Mirjana Damnjanović, redovni profesorKonsultacije: utorkom od 11h do 12h i petkom od 12h do 13h
Asistenti: dr Jelena Radić, docent i Kristina Nikolić, saradnik u nastavi
Konsultacije: utorkom, 11h-12h petkom, 12h-13h
Način polaganja ispita
Način formiranja ocene:
Završna ocena formira se na osnovu pokazanih rezultata u savlađivanju teorijskog dela predmeta i rešavanja zadataka.
Deo gradiva koji čini logičku celinu može se polagati u vidu 2 kolokvijuma (koji nose po 45 % ukupne ocene). Odrađene računarske vežbe i kratka provera stečenih znanja na njima nose do 10% ukupne ocene.
Predispitna obaveza svakog studenta je da uradi projekat. Projekat nosi do 10% ukupne ocene.
Ako ne položi preko 2 kolokvijuma, student polaže ispit koji se sastoji iz teoretskih pitanja i zadataka (do 100%). Teoretska pitanja se rade pismeno, a zadaci na računaru.
Deo gradiva koji čini logičku celinu može se polagati u vidu 2 kolokvijuma (koji nose po 45 % ukupne ocene). Odrađene računarske vežbe i kratka provera stečenih znanja na njima nose do 10% ukupne ocene.
Predispitna obaveza svakog studenta je da uradi projekat. Projekat nosi do 10% ukupne ocene.
Ako ne položi preko 2 kolokvijuma, student polaže ispit koji se sastoji iz teoretskih pitanja i zadataka (do 100%). Teoretska pitanja se rade pismeno, a zadaci na računaru.
Materijal za predavanja:
Materijal za računarske vežbe:
- Mirjana Damnjanović, Jelena Radić: „Računarsko projektovanje digitalnih integrisanih kola”, FTN izdavaštvo, Novi Sad, 2016 (udžbenik broj 537)
- Jan M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolic: “Digital Integrated Circuits, 2nd edition,” Prentice Hall, 2003.
- R. J. Baker: “CMOS Circuit Design, Layout, and Simulation, Revised Second Edition”, Wiley-IEEE Press, 2007
- N. Weste, D. Harris: “CMOS VLSI Design: A Circuits and Systems Perspective (3rd Edition)”, Addison Wesley, 2004
- E. Brunvand: “Digital VLSI Chip Design with Cadence and Synopsys CAD Tools”, University of Utah, april 2007.
- V. F. Pavlidis, I. Savidis, E. G. Friedman: “Clock Distribution Networks in 3-D Integrated Systems”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 19, no. 12, pp. 2256-2266, December 2011.
Materijal za računarske vežbe:
- Projektovanje invertora u 0,35um CMOS tehnologiji
- Projektovanje složene funkcije u CMOS tehnologiji
- Projektovanje četvoroulaznog NI kola u CMOS tehnologiji
- Projektovanje višeulaznog I kola u CMOS tehnologiji
- Složena digitalna kola (dizajn i verifikacija)
- Zadatak_VHDL_4-bit sabirač
- Rešenje zadatka_VHDL_4-bit sabirač
- Genus Synthesis Solution