Jezici za modelovanje hardvera

Prema novom nastavnom planu usklađenom po Bolonjskoj deklaraciji nastava iz ovog predmeta odvija se u toku V semestra na smeru za Mikroračunarsku elektroniku.

U toku semestra predviđeno je održavanje tri kolokvijuma.

Pohađanje predavanja i vežbi je obavezno. Na vežbama je dozvoljeno imati do 3 izostanka u suprotnom predmet se pohađa ponovo naredne godine jer nadoknade ne postoje.

Specifikacija predmeta

Oznaka predmeta: EM302
Broj ESPB: 6
Broj časova aktivne nastave nedeljno: 3+3

Nastavni kadar

Nastavnik: dr Rastislav Struharik, redovni profesor
Konsultacije: po dogovoru
Asistenti: BSc Nebojša Pilipović   MSc Boris Radovanović
Konsultacije: po dogovoru

Način polaganja ispita

Način formiranja ocene:
Ocena se formira na osnovu kolokvijuma na kojima se ispituje znanje u vezi predavanja (50%), na osnovu laboratorijskih kolokvijuma i drugih aktivnosti na laboratorijskim vežbama (50%).

Materijal za predavanja:
Predavanje 1 - Uvod u VHDL

Predavanje 2 - Skalarni tipovi podataka

Predavanje 3 - Konkurentne naredbe 1

Predavanje 4 - Konkurentne naredbe 2

Predavanje 5 - Sekvencijalne naredbe

Predavanje 6 - Kompozitni tipovi podataka

Predavanje 7 - Potprogrami

Predavanje 8 - Paketi i generičke konstante

Predavanje 9 - Uvod u verifikaciju hardvera

Spisak teorijskih pitanja

Materijal za laboratorijske/računarske vežbe:
Kako bi ste mogli da pratite laboratorijske vežbe koje se trenutno održavaju u online maniru, neophodno je da na svojim personalnim računarima instalirate Vivado alat kompanije Xilinx. To možete da uradite preko sledećek link-a: Vivado alat. Preporuka je da instalirate najnoviju verziju, no, ukoliko je ona prezahtevna za vaš računar možete preuzeti i neku od prethodnih verzija (ne manju od 2015.2). Takođe na sledećem linku imate video koji je uputstvo za instaliranje Vivada: Upustvo

1. nedelja - Upoznavanje sa Xilinx Vivado programskim paketom. Zadaci za vežbu

2. nedelja - Opis standardnih kombinacionih mreža u VHDL-u, vežba 1

3. nedelja - Opis standardnih kombinacionih mreža u VHDL-u, vežba 2

4. nedelja - Opis standardnih sekvencijalnih mreža u VHDL-u, vežba 1

5. nedelja - Opis standardnih sekvencijalnih mreža u VHDL-u, vežba 2

6. nedelja - Kolokvijum 1

7. nedelja - Opis standardnih sekvencijalnih mreža u VHDL-u, vežba 3

8. nedelja - Opis konačnih automata u VHDL-u

9. nedelja - Hijerarhijski i parametrizovani dizajn u VHDL-u, potrebni dizajn fajlovi

10. nedelja - Kolokvijum 2

11. i 12. nedelja - Projektovanje složenih digitalnih sistema (VGA) u VHDL-u, potrebni dizajn fajlovi

13. nedelja - Kolokvijum 3

Dodatne informacije

Rezultati Lab Kolokvijuma 1 (Novembar 2022) - Rezultati

 

Obaveštenje za stare studente.  Nakon nove akreditacije predmet Uvod u mikroračunarsku elektroniku  se održava u 5. semestru i preimenovan je u: Jezici za modelovanje hardvera. Za sve starije studente koji nisu položili ovaj predmet, popravni laboratorijski kolokvijum biće organizovan u letnjem semestru (tačan datum biće postavljen naknadno). Za dodatna pitanja obratite se asistentu Nikoli Kovačeviću.