Prema novom nastavnom planu usklađenom po Bolonjskoj deklaraciji nastava iz ovog predmeta odvija se u toku IX semestra na smeru za Mikroračunarsku elektroniku, usmerenje Mikroprocesorski sistemi i algoritmi.
Ishodi obrazovanja
Namera ovog kursa je da studente uvede u oblast savremenih metodologija za analizu i projektovanje digitalnih sistema otpornih na otkaz.
Ishodi obrazovanja:
– sposobnost modelovanja i simulacije grešaka u digitalnim sistemima
– sposobnost generisanja test vektora za potrebe testiranja digitalnih sistema
– sposobnost projektovanja sistema za olakšano testiranje
– sposobnost projektovanja sistema sa mogućnošću tolerancije grešaka
Specifikacija predmeta
Oznaka predmeta: EM504EBroj ESPB: 4
Broj časova aktivne nastave nedeljno: 2+2
Nastavni kadar
Nastavnik: dr Rastislav Struharik, redovni profesorKonsultacije: po dogovoru
Asistenti: msc Jana Janković, asistent
Konsultacije: po dogovoru
Način polaganja ispita
Način formiranja ocene:
Ocena se formira na osnovu teorijskog dela ispita na kojima se ispituje znanje u vezi predavanja (50%), i na osnovu studentskog projekta (50%).
Pohađanje predavanja i vežbi je obavezno. Na vežbama je dozvoljeno imati do 2 izostanka u suprotnom predmet se pohađa ponovo naredne godine jer nadoknade ne postoje.
Pohađanje predavanja i vežbi je obavezno. Na vežbama je dozvoljeno imati do 2 izostanka u suprotnom predmet se pohađa ponovo naredne godine jer nadoknade ne postoje.
Materijal za predavanja:
Predavanje 1: Uvod u sisteme otporne na otkaz
Beleške sa predavanja.
Predavanje 2: Tehnike za evaluaciju pouzdanosti sistema
Beleške sa predavanja.
Predavanje 3: Modeli kvarova i generisanje testova za njihovu detekciju u digitalnim kolima
Beleške sa predavanja.
Predavanje 4: Tehnike za postizanje hardverske otpornosti na otkaz 1
Beleške sa predavanja.
Predavanje 5: Tehnike za postizanje hardverske otpornosti na otkaz 2
Beleške sa predavanja.
Predavanje 6: Tehnike za postizanje informacione otpornosti na otkaz 1
Beleške sa predavanja.
Predavanje 7: Tehnike za postizanje informacione otpornosti na otkaz 2
Beleške sa predavanja.
Predavanje 8: Tehnike za postizanje informacione otpornosti na otkaz 3
Beleške sa predavanja.
Predavanje 9: Tehnike za postizanje vremenske i algoritamske otpornosti na otkaz
Beleške sa predavanja.
Predavanje 10:Tehnike za postizanje softverske otpornosti na otkaz
Beleške sa predavanja.
Spisak ispitnih pitanja
Beleške sa predavanja.
Predavanje 2: Tehnike za evaluaciju pouzdanosti sistema
Beleške sa predavanja.
Predavanje 3: Modeli kvarova i generisanje testova za njihovu detekciju u digitalnim kolima
Beleške sa predavanja.
Predavanje 4: Tehnike za postizanje hardverske otpornosti na otkaz 1
Beleške sa predavanja.
Predavanje 5: Tehnike za postizanje hardverske otpornosti na otkaz 2
Beleške sa predavanja.
Predavanje 6: Tehnike za postizanje informacione otpornosti na otkaz 1
Beleške sa predavanja.
Predavanje 7: Tehnike za postizanje informacione otpornosti na otkaz 2
Beleške sa predavanja.
Predavanje 8: Tehnike za postizanje informacione otpornosti na otkaz 3
Beleške sa predavanja.
Predavanje 9: Tehnike za postizanje vremenske i algoritamske otpornosti na otkaz
Beleške sa predavanja.
Predavanje 10:Tehnike za postizanje softverske otpornosti na otkaz
Beleške sa predavanja.
Spisak ispitnih pitanja
Materijal za laboratorijske/računarske vežbe:
Vežba 1: Modelovanje i detekcija kvarova u kombinacionim mrežama pomoću VHDL-a 1
Materijal za izvođenje vežbe. Uputstvo_za_forsiranje_vrednosti_signala_u_Vivadu
Vežba 2: Modelovanje i detekcija kvarova u kombinacionim mrežama pomoću VHDL-a 2
Materijal za izvođenje vežbe.
Vežba 3: "Design for Test" tehnike za detekciju kvarova u sekvencijalnim mrežama
Materijal za izvođenje vežbe.
Vežba 4: Hardverska otpornost na otkaz i mapiranje VHDL koda na DSP ćelije:
Materijal za izvođenje vežbe.
Materijal za izvođenje vežbe. Uputstvo_za_forsiranje_vrednosti_signala_u_Vivadu
Vežba 2: Modelovanje i detekcija kvarova u kombinacionim mrežama pomoću VHDL-a 2
Materijal za izvođenje vežbe.
Vežba 3: "Design for Test" tehnike za detekciju kvarova u sekvencijalnim mrežama
Materijal za izvođenje vežbe.
Vežba 4: Hardverska otpornost na otkaz i mapiranje VHDL koda na DSP ćelije:
Materijal za izvođenje vežbe.
Dodatne informacije
OBAVEŠTENJE:
Bodovno stanje nakon ispita održanog u aprilskom ispitnom roku 2024. godine može se videti ovde.
Dodatna literatura:
1. Israel Koren, Mani Krishna, "Fault Tolerant Systems", Morgan Kaufmann, 2007.
2. Laung-Terng Wang, Yao-Wen Chang, Kwang-Ting (Tim) Cheng, "Electronic Design Automation: Synthesis, Verification, and Test", Morgan Kaufmann, 2009.
3. Laura L. Pullum, "Software Fault Tolerance Techniques and Implementation", Artech Hause, 2001.
4. N. K. Jha, S. Gupta, "Testing of Digital Systems", Cambridge University Press, 2003.
Bodovno stanje nakon ispita održanog u aprilskom ispitnom roku 2024. godine može se videti ovde.
Dodatna literatura:
1. Israel Koren, Mani Krishna, "Fault Tolerant Systems", Morgan Kaufmann, 2007.
2. Laung-Terng Wang, Yao-Wen Chang, Kwang-Ting (Tim) Cheng, "Electronic Design Automation: Synthesis, Verification, and Test", Morgan Kaufmann, 2009.
3. Laura L. Pullum, "Software Fault Tolerance Techniques and Implementation", Artech Hause, 2001.
4. N. K. Jha, S. Gupta, "Testing of Digital Systems", Cambridge University Press, 2003.